JPS6216069B2

JPS6216069B2 -

Info

Publication number: JPS6216069B2
Application number: JP53036335A
Authority: JP
Inventors: Masahiko Iijima
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-03-28
Filing date: 1978-03-28
Publication date: 1987-04-10
Also published as: JPS54128215A

Description

【発明の詳細な説明】本発明は情報発生速度と情報伝送速度および情
報伝送速度と情報読出し速度との間の速度変換を
計るバツフアメモリ装置に関する。

音声信号や画像信号等の高能率符号化において
は、符号化情報の発生速度が一定とならず入力信
号の性質に依存して変化するような符号化方式が
しばしば採用されている。例えば、テレビ信号の
フレーム相関を利用したフレーム間符号化におい
ては、隣接するフレームのそれぞれに対応する画
素間のフレーム間差分値の大小により有意画素で
あるか無効画素であるかを判定し、有意画素と判
定されるいわゆる動画領域のフレーム間差分値の
みを符号化伝送する方式であるために、入力信号
の被写体の動きに依存して符号化情報の発生速度
が変化する。

このように情報発生速度が時間とともに不規則
に変化するようなデジタル情報の伝送においては
送受信端にそれぞれバツフアメモリ装置を設け情
報発生速度と情報伝送速度および情報伝送速度と
情報読出し速度との間の速度変換を実現してい
る。このようなバツフアメモリ装置において、受
信端の受信バツフアメモリ装置から受信情報が常
に欠落もしくは重複することがないように受信バ
ツフアメモリ装置からの情報の読出し時刻を制御
する必要がある。このためには、送信情報が送信
バツフアメモリ装置に書込まれてからその情報が
受信バツフアメモリ装置から読出されるまでの伝
搬遅延時間が常に一定値となる必要がある。

情報伝送速度が一定速度の場合は、送信バツフ
アメモリ装置に記憶されている送信情報の蓄積量
と受信バツフアメモリ装置に記憶されている受信
情報の蓄積量との和が一定値となるように受信バ
ツフアメモリ装置からの受信情報の読出し時刻を
制御すれば、送信バツフアメモリ装置の入力から
受信バツフアメモリ装置の出力までの情報の伝搬
遅延時間が一定値となることが知られている。

ところが、符号化品質をより向上させる伝送路
の多重利用方法として、複数の信号を多チヤンネ
ル多重化して同一の伝送路で伝送する場合、個々
の符号化装置に割当てる情報伝送速度を個々の符
号化装置の情報発生速度に応じて適応的に割当て
る方法がある。このような伝送方式においては、
個々のチヤンネルに割当てられる情報伝送速度は
時間とともに変化するために、情報伝送速度が一
定速度の場合に用いられた受信バツフアメモリ装
置からの受信情報の読出し時刻の制御方法が使え
ない。

本発明の目的は情報発生速度と情報伝送速度が
互いに時間とともに変化する場合でも送信バツフ
アメモリ装置の入力から受信バツフアメモリ装置
の出力までの情報の伝搬遅延時間が一定時間とな
るように制御できるバツフアメモリ装置を提供す
ることにある。

本発明においては、送信バツフアメモリ装置で
の情報の伝搬遅延時間と受信バツフアメモリ装置
での情報の伝搬遅延時間とをそれぞれ測定する手
段を備え前記手段によつてそれぞれ測定された伝
搬遅延時間の和が一定値となるように前記受信バ
ツフアメモリ装置からの受信情報の読出し時刻を
制御することによつて前記送信バツフアメモリ装
置の入力から前記受信バツフアメモリ装置の出力
までの情報の伝搬遅延時間が一定時間となるよう
に制御する。

本発明によれば、送信バツフアメモリ装置の入
力から受信バツフアメモリ装置の出力までの情報
の伝搬遅延時間が一定時間となるような制御が実
現できるので、装置の電源投入時や伝送路の回線
断等が生じても直ちに所定の伝搬遅延時間に再設
定が可能となるから、受信バツフアメモリ装置か
らの受信情報の読出し時刻が速やかに所定の時刻
に復帰し、以後情報の読出しが連続的に正しく行
なわれるようになる。さらに本発明によれば、情
報伝送速度が一定速度の場合でも時間とともに変
化する場合でも送信バツフアメモリ装置の入力か
ら受信バツフアメモリ装置の出力までの情報の伝
搬遅延時間を任意の時間に設定できる利点があ
る。

次に図面を参照して本発明を詳細に説明する。

まず、個々の符号化装置に割当てられる情報伝
送速度が時間とともに変化するデジタル伝送装置
の一例を第１図を参照して説明する。第１図に示
すデジタル伝送装置は３チヤンネルの画像信号を
それぞれ高能率符号化し、各チヤンネルの符号化
出力を３チヤンネル多重化し一つの伝送路で同時
伝送する場合の例である。なお、一般的には多重
化するチヤンネル数は任意であり、伝送すべき信
号も画像信号には限定されることはない。

第１図に示すデジタル伝送装置の送信端は、入
力端子１０，２０および３０に供給される画像信
号を高能率符号化する符号化装置１１，２１およ
び３１と符号化装置１１，２１および３１の符号
化出力を一時記憶する送信バツフアメモリ装置１
２，２２および３２と送信バツフアメモリ装置１
２，２２および３２の出力を多重化する多重化装
置１とから構成され、受信端は、伝送路から送ら
れてくる情報を送信端の符号化装置１１，２１お
よび３１に対応する情報に分離分配する分配装置
２と分配装置２から送られてくる受信情報を一時
記憶する受信バツフアメモリ装置１３，２３およ
び３３と受信バツフアメモリ装置１３，２３およ
び３３の出力を画像信号に復号する復号化装置１
４，２４および３４とから構成されている。

なお、以下の説明においては、入力端子１０，
２０および３０に供給される画像信号はそれぞれ
符号化装置１１，２１および３１でフレーム間符
号化され、復号化装置１４，２４および３４でフ
レーム間復号化され、復号された画像信号は出力
端子１５，２５および３５へそれぞれ出力される
ものとする。

第１図に示すデジタル伝送装置の送信端におい
て、入力端子１０に供給される画像信号は符号化
装置１１でフレーム間符号化される。符号化装置
１１ではフレーム間符号化された符号化情報が一
定ビツト数たまると、書込みパルスを発生し、符
号化装置１１から符号化情報と書込みパルスとが
送信バツフアメモリ装置１２へ送られる。送信バ
ツフアメモリ装置１２では符号化装置１１から書
込みパルスを受けると、符号化装置１１から送ら
れてくる符号化情報を予め定められている書込み
番地に書込む。そして、書込み動作が完了すると
書込み番地を１番地増加させ次の書込みに備え
る。さらに、送信バツフアメモリ装置１２では多
重化装置１から読出しパルスを受けると、予め定
められている読出し番地に記憶されている符号化
情報を読出し多重化装置１へ送る。そして、読出
し動作が完了すると、読出し番地を１番地増加さ
せ次の読出しに備える。書込み番地と読出し番地
との差で定義される送信バツフアメモリ装置１２
の情報蓄積量は送信バツフアメモリ装置１２から
符号化装置１１および多重化装置１へ供給され
る。符号化装置１１では、送信バツフアメモリ装
置１２から情報蓄積量を受け送信バツフアメモリ
装置１２に記憶される符号化情報が空になつたり
あふれたりしないように情報蓄積量の多少により
符号化パラメータを制御して符号化情報の発生速
度を制御する。

入力端子２０および３０に供給される画像信号
も符号化装置２１および３２で同様にフレーム間
符号化され、それぞれの符号化情報は送信バツフ
アメモリ装置２２および３２へ一時記憶されて多
重化装置１へ送られる。また、送信バツフアメモ
リ装置２２および３２の情報蓄積量もそれぞれ多
重化装置１へ送られる。

良く知られているように、フレーム間符号化に
おいては動きの激しい画像が入力されると、符号
化情報の発生速度は速くなり、逆に静止画像が入
力されると、符号化情報の発生速度は遅くなる。
そして、情報発生速度が情報伝送速度に比して速
い場合には送信バツフアメモリ装置に記憶される
符号化情報の情報蓄積量は増加し、反対に情報発
生速度が情報伝送速度に比べて遅い場合には情報
蓄積量は減少する。従つて、情報蓄積量の増減に
よつて情報発生速度の遅速が判別できる。

以上の説明から理解できるように、多重化装置
１において送信バツフアメモリ装置１２，２２お
よび３２から供給される情報蓄積量を監視し、情
報蓄積量の大きい送信バツフアメモリ装置に対し
ては情報伝送速度が速くなるように、情報蓄積量
の小さい送信バツフアメモリ装置に対しては情報
伝送速度が遅くなるように読出しパルスを割当て
れば、動きの激しい画像信号が入力されている符
号化装置に対しては速い情報伝送速度を割当てる
ことができるようになる。なお、それぞれの符号
化装置に割当てられる情報伝送速度の総和は一般
には伝送路の情報伝送速度に一致する。

このように、多重化装置１から情報伝送速度の
割当てを受け送信バツフアメモリ装置１２，２２
および３２から読出された符号化情報は多重化装
置１で多重化され伝送路へ送り出される。但し、
多重化装置１では、受信端においてどの送信バツ
フアメモリ装置から読出された符号化情報である
か識別可能とするために識別符号が付加される。

受信端においては、伝送路から送られてくる受
信情報はまず分配装置２へ送られる。分配装置２
では受信情報から識別符号を検出し、検出された
識別符号に基づき送信端の送信バツフアメモリ装
置１２，２２および３２から読出された符号化情
報にそれぞれ分離し、それぞれに対応する受信バ
ツフアメモリ装置１３，２３および３３へ分配す
る。受信バツフアメモリ装置１３では分配装置２
から符号化情報ならびに書込みパルスが送られて
くると、予め定められる書込み番地に符号化情報
が書込まれる。そして、書込み動作が完了する
と、書込み番地を１番地増加させ次の書込みに備
える。さらに、受信バツフアメモリ装置１３では
復号化装置１４から読出しパルスを受けると、予
め定められている読出し番地からすでに記憶され
ている符号化情報を読出し復号化装置１４へ送
る。そして、読出し動作が完了すると、読出し番
地を１番地増加させ次の読出しに備える。

復号化装置１４では受信バツフアメモリ装置１
３から送られてくる符号化情報を逐次画像信号に
復号し出力端子１５へ出力する。受信バツフアメ
モリ装置１３から供給される符号化情報の復号が
終了すると、次の符号化情報の読出しを要求する
ために復号化装置１４から受信バツフアメモリ装
置１３へ読出しパルスが送られる。そして、復号
化装置１４は受信バツフアメモリ装置１３から符
号化情報を受け画像信号への復号を続ける。な
お、受信バツフアメモリ装置２３ならびに３３お
よび復号化装置２４ならびに３４も受信バツフア
メモリ装置１３および復号化装置１４と全く同様
の動作をする。

以上の如く第１図に示すデジタル伝送装置にお
いては、入力画像信号の被写体の動きに依存して
それぞれの符号化装置に割当られる情報伝送速度
が時間とともに変化する。

第２図は本発明に用いる送信バツフアメモリ装
置を示すブロツク図である。第２図に示す送信バ
ツフアメモリ装置１２は特殊符号多重化回路１２
１バツフアメモリ回路１２２、制御情報多重化回
路１２３および遅延時間測定回路１２４から構成
されている。

第２図において、特殊符号多重化回路１２１で
は第１図に示す符号化装置１１から送られてくる
符号化情報に予め定められた特殊符号を周期的に
多重化して得た特殊符号が多重化された符号化情
報をバツフアメモリ回路１２２へ供給する。ま
た、特殊符号多重化回路１２１では遅延時間測定
回路１２４へ特殊符号を多重化した時刻を知らせ
るためのスタートパルスを発生し、遅延時間測定
回路１２４へスタートパルスを送る。バツフアメ
モリ回路１２２では特殊符号多重化回路１２１か
ら書込みパルスと特殊符号が多重化された符号化
情報とが送られてくると、予め定められている書
込み番地に前記特殊符号が多重化された符号化情
報が書込まれ、制御情報多重化回路１２３から読
出しパルスが送られてくると、予め定められてい
る読出し番地からすでに記憶されている情報が読
出されて制御情報多重化回路１２３へ送られる。
そして、バツフアメモリ回路１２２では書込みお
よび読出し動作が完了すると、書込み番地および
読出し番地がそれぞれ１番地増加し次の書込およ
び読出しに備える。

制御情報多重化回路１２３ではバツフアメモリ
回路１２２から読出されてくる情報が特殊符号多
重化回路１２１で多重化された特殊符号であるか
否かを判定し、特殊符号が検出されると、特殊符
号が検出された時刻を遅延時間測定回路１２４へ
知らせるためのストツプパルスを発生し、遅延時
間測定回路１２４へストツプパルスを送る。遅延
時間測定回路１２４では、特殊符号多重化回路１
２１から送られてくるスタートパルスと制御情報
多重化回路１２３から送られてくるストツプパル
スとをもとに特殊符号多重化回路１２１で多重化
された特殊符号がバツフアメモリ回路１２２に書
込まれてから読出されるまでに要した時間を測定
し、その測定結果は制御情報多重化回路１２３へ
送られる。すなわち、遅延時間測定回路１２４で
は特殊符号多重化回路１２１で周期的に多重化さ
れる特殊符号がバツフアメモリ回路１２２を通過
するのに要する伝搬遅延時間を測定する。制御情
報多重化回路１２３では遅延時間測定回路１２４
で測定された伝搬遅延時間をバツフアメモリ回路
１２２から読出されてくる情報に多重化し、制御
情報多重化回路１２３の出力は第１図に示す多重
化装置１へ送られる。

以下に遅延時間測定回路１２４における具体的
な伝搬遅延時間の測定方法について図面を参照し
ながら説明する。第５図は特殊符号多重化回路１
２１にて発生するスタートパルスと制御情報多重
化回路１２３にて発生するストツプパルスとを用
いて伝搬遅延時間を測定する方法を説明する図で
ある。

前述したようにスタートパルスは特殊符号多重
化回路１２１で特殊符号が多重化されたときに発
生し、この直後にこの特殊符号はバツフアメモリ
回路１２２に書込まれる。つまり、このスタート
パルスは特殊符号がバツフアメモリ回路１２２に
書込まれた時刻を示すことになり、例えばこの時
刻を第５図に示すようにｔ_W１，ｔ_W２，ｔ_W３，
……とする。また、バツフアメモリ回路１２２か
ら前述の特殊符号が読出されると制御情報多重化
回路１２３に送られ、この特殊符号を検出すると
ストツプパルスが発生する。つまり、ストツプパ
ルスは特殊符号がバツフアメモリ回路１２２から
読出されたときの時刻を示すことになり、例えば
この時刻を第５図に示すようにｔ_R１，ｔ_R２，ｔ
_R３，……とする。このとき、前述の特殊符号が
バツフアメモリ回路１２２を通過するのに要した
時間、つまり伝搬遅延時間は（ｔ_R１−ｔ_W１）、
（ｔ_R２−ｔ_W２）、（ｔ_R３−ｔ_W３）、……となる。

このように、ある時刻からある時刻までの時間
を測定する方法として通常よく知られている方法
は、ある基準となるクロツクパルスが前述のある
時刻からある時刻までに何個存在するかを計数し
て時間を測定する方法がある。つまり、クロツク
パルス間隔がα秒、計数されたクロツクパルスの
数がｎ個とすれば測定された時間はα×ｎ秒とし
て求まる。

第６図に遅延時間測定回路１２４の具体的に構
成の一例を示す。本実施例においては、第６図に
示すように遅延時間測定回路１２４は計数回路１
２４１とレジスター１２４２から構成される。ま
た、本実施例では時間を測定するための基準とな
るクロツクパルスとして伝送路クロツクパルスを
使用している。

遅延時間測定回路１２４において計数回路１２
４１は伝送クロツクパルスを受けると１づつカウ
ント数が増加する計数回路とし、またスタートパ
ルスによりこのカウント数が零となるように制御
される計数回路とする。このように構成すれば、
計数回路１２４１は特殊符号多重化回路１２１か
らスタートパルスが送られてくる毎に計数が開始
されることになる。計数回路１２４１の出力はレ
ジスター１２４２へ送られる。レジスター１２４
２は制御情報多重化回路１２３からストツプパル
スが送られてくる毎に計数回路１２４１の出力を
記憶する。

つまり、例えば時刻ｔ_W１のスタートパルスか
ら時刻ｔ_R１のストツプパルスまでの間に何個の
伝送路クロツクパルスが存在したかがレジスター
１２４２に記憶されたことになり、レジスター１
２４２の出力に時刻ｔ_W１にバツフアメモリ回路
１２２に書込まれた特殊符号がバツフアメモリ回
路１２２を通過するのに要した時間、すなわち伝
搬遅延時間に比例する情報が出力される。レジス
ター１２４２の出力信号はバツフアメモリ回路１
２２における伝搬遅延時間として送られる。

なお、第１図に示す送信バツフアメモリ装置２
２および３２も第２図に示した送信バツフアメモ
リ装置１１と同様に構成され、同じように動作す
る。

第３図は本発明に用いる受信バツフアメモリ装
置を示すブロツク図である。第３図に示す受信バ
ツフアメモリ装置１３は特殊符号検出回路１３
１、バツフアメモリ回路１３２、特殊符号分離回
路１３３、遅延時間測定回路１３４およびバツフ
アメモリ制御回路１３５から構成されている。

第３図において、特殊符号検出回路１３１では
第１図に示す分配装置２から送られてくる情報が
送信端で多重化された特殊符号であるか否かを判
定する。特殊符号検出回路１３１で特殊符号が検
出されると、特殊符号が検出された時刻を遅延時
間測定回路１３４へ知らせるためのスタートパル
スを特殊符号検出回路１３１から遅延時間測定回
路１３４へ送る。さらに、特殊符号検出回路１３
１では送信端で多重化されて伝送されてくる特殊
符号が送信バツフアメモリ装置を通過するのに要
した伝搬遅延時間を分離し、バツフアメモリ制御
回路１３５へ送る。

バツフアメモリ回路１３２では特殊符号検出回
路１３１から書込みパルスが送られてくると、特
殊符号検出回路１３１から送られてくる情報を予
め定められている書込み番地に書込み、特殊符号
分離回路１３３から読出しパルスが送られてくる
と、予め定められている読出し番地からすでに記
憶されている情報が読出されて特殊符号分離回路
１３３へ送られる。そして、バツフアメモリ回路
１３２では書込みおよび読出し動作が完了すると
書込み番地および読出し番地がそれぞれ１番地増
加し次の書込みおよび読出しに備える。特殊符号
分離回路１３３ではバツフアメモリ回路１３２か
ら読出されてくる情報が送信端で多重化された特
殊符号であるか否かを判定し、特殊符号が検出さ
れると、特殊符号を分離しバツフアメモリ回路１
３２から読出されてくる符号化情報のみを第１図
に示す復号化装置１４へ送る。また、特殊符号分
離回路１３３では特殊符号が検出されると、特殊
符号がバツフアメモリ回路１３２から読出された
時刻を遅延時間測定回路１３４へ知らせるための
ストツプパルスを発生し、遅延時間測定回路１３
４へストツプパルスを送る。遅延時間測定回路１
３４では特殊符号検出回路１３１から送られてく
るスタートパルスと特殊符号分離回路１３３から
送られてくるストツプパルスとをもとに特殊符号
検出回路１３１から送られてくる特殊符号がバツ
フアメモリ回路１３２に書込まれてから読出され
るまでに要する時間を測定し、その測定結果はバ
ツフアメモリ制御回路１３５へ送られる。すなわ
ち、遅延時間測定回路１３４では特殊符号がバツ
フアメモリ回路１３２を通過するのに要する伝搬
遅延時間を測定する。

遅延時間測定回路１３４における伝搬遅延時間
の測定は送信バツフアメモリ装置の遅延時間測定
回路１３４と同じ方法で測定される。伝搬遅延時
間を測定する基準となるクロツクパルスも送信バ
ツフアメモリ装置と同様に伝送路クロツクパルス
を使用する。

バツフアメモリ制御回路１３５では特殊符号検
出回路１３１から送られてくる送信バツフアメモ
リ装置１２の遅延時間測定回路１２４で測定され
た特殊符号が送信バツフアメモリ装置１２を通過
するのに要した伝搬延時間と、遅延時間測定回路
１３４から送られてくる受信バツフアメモリ装置
１３を特殊符号が通過するのに要した伝搬遅延時
間との和が予め定められた値に一致するか否かを
判定する。もし、その和が予め定められた値に一
致しない場合には、前記和が予め定められた値に
一致するようにバツフアメモリ回路１３２からの
情報の読出し時刻の制御を行う。

以下にバツフアメモリ制御回路１３５における
バツフアメモリ回路１３２からの情報の読出し時
刻制御の具体的な方法を説明する。バツフアメモ
リ制御回路１３５において送信バツフアメモリ装
置１２における特殊符号の伝搬遅延時間と受信バ
ツフアメモリ装置１３における特殊符号の伝搬遅
延時間との和が予め定められた値に一致しないと
判定された場合は、まず一致しないと判定されて
から最初にバツフアメモリ回路１３２に特殊符号
が書込まれるときに受信バツフアメモリ装置１３
の情報蓄積量が零となるようにバツフアメモリ回
路１３２の情報の読出し番地を制御する。そして
特殊符号検出回路１３１で分離された送信バツフ
アメモリ装置１２での特殊符号の伝搬遅延時間と
受信バツフアメモリ装置１３の情報蓄積量を零に
設定してからの経過時間との和が予め定められた
値になるまでバツフアメモリ回路１３２からの情
報の読出しを停止し、前述の和が予め定められた
値となつたらバツフアメモリ回路１３２からの情
報の読出しを再開すればよい。このような制御を
行えば、特殊符号がバツフアメモリ回路１３２へ
書込まれるときに情報蓄積量を零にするから読出
し番地は特殊符号が書込まれた書込み番地に一致
し、しかも、バツフアメモリ回路１３２からの情
報の読出しを停止させるから読出しを再開すると
ただちに特殊符号が読出される。つまり、送信バ
ツフアメモリ装置１２での特殊符号の伝搬遅延時
間と受信バツフアメモリ装置１３での特殊符号の
伝搬遅延時間との和を予め定めた値となるように
設定が可能となる。

第４図は本発明の受信バツフアメモリ装置の制
御に用いられる制御パルスのタイムチヤートを示
す。以下、第４図のタイムチヤートにより本発明
の受信バツフアメモリ装置の読出し時刻制御手順
の時間関係を詳細に説明する。第４図において、
制御パルスＡは送信端より伝送されてくる特殊符
号が特殊符号検出回路１３１で検出されたときに
また、制御パルスＢは前述の特殊符号が特殊符号
分離回路１３３で分離されたときにそれぞれ前記
回路１３１および１３３から発生されるパルスで
ある。特殊符号検出回路１３１で検出された特殊
符号は制御パルスＡが発生された直後にバツフア
メモリ回路１３２へ書込まれ、制御パルスＢが発
生される直前にバツフアメモリ回路１３２から読
出されているから、遅延時間測定回路１３４では
制御パルスＡをスタートパルス、制御パルスＢを
ストツプパルスとしてスタートパルスからストツ
プパルスまでの時間を測定することによりバツフ
アメモリ回路１３２における特殊符号の伝搬遅延
時間の測定ができる。第４図に示すように、時刻
t₁に制御パルスＡが、時刻t₂に制御パルスＢが発
生されるときはこのときのバツフアメモリ回路１
３２における特殊符号の伝搬遅延時間Ｔ_R１はＴ_R
_１＝（t₂−t₁）となる。また、同様に測定された送
信端のバツフアメモリ回路１２２における特殊符
号の伝搬遅延時間は特殊符号とともに伝送されて
特殊符号検出回路１３１で分離されバツフアメモ
リ制御回路１３４へ送られる。時刻t₁に特殊符号
検出回路１３１で分離された送信端のバツフアメ
モリ回路１２２における特殊符号の伝搬遅延時間
をＴ_S１とする。バツフアメモリ制御回路１３５
に時刻t₂に遅延時間測定回路１３４からバツフア
メモリ回路１３２における特殊符号の伝搬遅延時
間Ｔ_R１が送られてくるので、バツフアメモリ制
御回路１３５ではこのＴ_R１と特殊符号検出回路
１３１から送られてくるＴ_S１との和を計算し送
信端のバツフアメモリ回路１２２と受信端のバツ
フアメモリ回路１３２を特殊符号が通過するのに
要した伝搬遅延時間を求める。

バツフアメモリ制御回路１３５においては、
（Ｔ_S１＋Ｔ_R１）が予め定らわれた値Ｔ_Dに一致す
るか否かを判定する。（Ｔ_S１＋Ｔ_R１）がＴ_Dに一
致していないときはバツフアメモリ制御回路１３
５は制御パルスＣを発生する。制御パルスＣは送
信バツフアメモリ装置の入力から受信バツフアメ
モリ装置の出力までの伝搬遅延時間が所定の遅延
時間に設定されていないときに発生されるパルス
である。制御パルスＣはバツフアメモリ制御回路
１３５からバツフアメモリ回路１３２へ送られ
る。バツフアメモリ回路１３２は制御パルスＣを
受けると、読出し番地と書込み番地とを一致させ
ることにより情報蓄積量を零にしバツフアメモリ
回路１３２への書込みを停止する。また、（Ｔ_S１
＋Ｔ_R１）がＴ_Dに一致しないときにバツフアメモ
リ制御回路１３５は制御パルスＤを発生しバツフ
アメモリ回路１３２へ送る。バツフアメモリ回路
１３２は制御パルスＤを受けると読出しを停止す
る。そして、特殊符号検出回路１３１が再び特殊
符号を検出し、制御パルスＡが発生されると、バ
ツフアメモリ制御回路１３５はバツフアメモリ回
路１３２への書込み停止を解除し特殊符号のバツ
フアメモリ回路１３２への書込みから受信情報の
書込みを再開させる。

第４図に示す例においては、バツフアメモリ制
御回路１３５は時刻t₂に受信バツフアメモリ装置
の入力から受信バツフアメモリ装置の出力までの
伝搬遅延時間が所定の遅延時間に設定されていな
いと判定し、バツフアメモリ回路１３２への受信
情報の書込みを停止している。また、時刻t₃に特
殊符号検出回路１３１で再び特殊符号が検出され
ると、前記回路１３５は時刻t₃から受信情報のバ
ツフアメモリ回路１３２への書込みを再開させ
る。時刻t₃においては、時刻t₃に特殊符号検出回
路１３１で検出した特殊符号が送信端のバツフア
メモリ回路１２２を通過するのに要した伝搬遅延
時間Ｔ_S２が分離されバツフアメモリ制御回路１
３５へ送られてくる。従つて、バツフアメモリ制
御回路１３５では、時刻t₃にバツフアメモリ回路
１３２へ書込まれた特殊符号は時刻｛t₃＋（Ｔ_D−
Ｔ_S２）｝にバツフアメモリ回路１３２から読出さ
れれば所定の遅延時間に設定できることがわか
る。

時刻t₂から時刻t₃までの間は制御パルスＣによ
つてバツフアメモリ回路１３２の読出し番地と書
込み番地とが一致するように制御されており、し
かもバツフアメモリ回路１３２の書込みも停止さ
れている。よつて、時刻t₃に書込みが再開される
と時刻t₃に受信した特殊符号からバツフアメモリ
回路１３２への受信情報の書込みが再開される。
バツフアメモリ回路１３２の書込み番地と読出し
番地とを一致させてからバツフアメモリ回路１３
２への書込みが再開されるので、読出しを再開し
たときには書込みを再開して最初に書込まれた情
報がバツフアメモリ回路から読出されてくる。

前述の如く、時刻t₃にバツフアメモリ回路１３
２へ書込まれた特殊符号は時刻t₄＝｛t₃＋（Ｔ_D＋Ｔ
_S１）｝に読出されれば、所定の遅延関係に設定で
きることがわかつているから、バツフアメモリ制
御回路１３５は制御パルスＤによつて時刻t₄まで
バツフアメモリ回路１３２からの情報の読出しを
停止し、時刻t₄から情報の読出しを再開するよう
に制御する。

以上に述べた制御例について整理すると以下の
如く整理される。

時刻t₂において送信バツフアメモリ装置１２２
の入力から受信バツフアメモリ装置１３２の出力
までの伝搬遅延時間が所定の遅延時間Ｔ_Dに設定
されていないと判断されると、受信バツフアメモ
リ装置１３２の読出し番地と書込み番地が一致す
るように制御され、かつ書込みおよび読出しが停
止される。

つまり、時刻t₂以降は所定の伝搬遅延時間Ｔ_D
に設定するための初期設定状態となる。時刻t₃ま
では送信バツフアメモリ装置１２２での新しい伝
搬遅延時間を得るまでの待ち状態で、時刻t₃から
時刻t₄までは新しくえた送信バツフアメモリ装置
１２２の伝搬遅延時間をもとに受信バツフアメモ
リ装置１３２での遅延時間が正常値になるよう遅
延時間を調整している状態である。そして、時刻
t₄以降正常動作に復帰する。したがつて、受信バ
ツフアメモリ装置１３２が時刻t₁から時刻t₃まで
の間に受信したデータは無視され復号化装置１４
には送られることなく捨て去られる。

以上、説明したような制御を行えば、送信バツ
フアメモリ装置の入力から受信バツフアメモリ装
置の出力までの伝搬遅延時間を常に一定に設定す
ることが可能となる。

以上の実施例の説明から明らかなように、本発
明によれば送受信バツフアメモリ装置での情報の
伝搬遅延時間の和を予め定めた値に設定すること
が可能となるので、送信バツフアメモリ装置の入
力から受信バツフアメモリ装置の出力までの情報
の伝搬遅延時間を常に一定値に設定することがで
きるようになる。

なお、前述の実施例においては特殊符号を送信
バツフアメモリ装置において多重化する場合につ
いて述べたが、特殊符号として符号化装置の出力
に含まれる同期符号等を用いることも可能であ
る。さらに、受信バツフアメモリ装置からの情報
の読出し時刻の制御方法も前述の実施例で述べた
方法に限定されない。

【図面の簡単な説明】

第１図は情報伝送速度が時間とともに変化する
デジタル伝装置の一例を示すブロツク図、第２図
および第３図は本発明の一実施例を示すブロツク
図および第４図は本発明の動作を説明するための
タイムチヤートである。第５図は伝搬遅延時間の
測定を説明する説明図、および第６図は遅延時間
測定回路の一実施例を示すブロツク図である。第１図、第２図および第３図において、１……
多重化装置、２……分配装置、１０，２０，３０
……入力端子、１５，２５，３５……出力端子、
１１，２１，３１……符号化装置、１２，２２，
３２……送信バツフアメモリ装置、１３，２３，
３３……受信バツフアメモリ装置、１４，２４，
３４……復号化装置、１２１……特殊符号多重化
回路、１２３……制御情報多重化回路、１３１…
…特殊符号検出回路、１３３……特殊符号分離回
路、１２２，１３２……バツフアメモリ回路、１
２４，１３４……遅延時間測定回路、１３５……
バツフアメモリ制御回路。

Claims

【特許請求の範囲】

１情報発生速度と情報伝送速度および情報伝送
速度と情報読出し速度との間の速度変換を計るバ
ツフアメモリ装置において、送信バツフアメモリ
装置においては前記送信バツフアメモリ装置にお
ける情報の伝搬遅延時間を測定する第１の遅延時
間測定手段と前記第１の遅延時間測定手段により
測定された前記送信バツフアメモリ装置における
情報の伝搬遅延時間を制御情報として送信情報と
ともに伝送する手段とを備え、受信バツフアメモ
リ装置においては受信情報から制御情報として送
られてくる前記送信バツフアメモリ装置における
情報の伝搬遅延時間を分離する手段と前記受信バ
ツフアメモリ装置における情報の伝搬遅延時間を
測定する第２の遅延時間測定手段と前記分離手段
で分離された前記送信バツフアメモリ装置におけ
る情報の伝搬遅延時間と前記第２の遅延時間測定
手段で測定された受信バツフアメモリ装置におけ
る情報の伝搬遅延時間との和が予め定められた値
となるように前記受信バツフアメモリ装置からの
情報の読出し時刻を制御する手段とを備え、前記
送信バツフアメモリ装置の入力から前記受信バツ
フアメモリ装置の出力までの情報の伝搬遅延時間
が予め定められた一定値となるようにしたことを
特徴とするバツフアメモリ装置。