JPS63977B2

JPS63977B2 -

Info

Publication number: JPS63977B2
Application number: JP52153920A
Authority: JP
Inventors: Masahiko Iijima
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-12-20
Filing date: 1977-12-20
Publication date: 1988-01-09
Also published as: JPS5485619A

Description

【発明の詳細な説明】本発明は情報の発生速度および伝送速度が互い
に時間とともに不規則に変化するデジタル伝送に
おいて情報発生速度と情報伝送速度および情報伝
送速度と情報読出し速度との間の速度変換を計る
ために送受信端にバツフアメモリ装置を設けたデ
ジタル伝送装置に関する。

音声信号や画像信号等の高能率符号化において
は、符号化情報の発生速度が一定とならず入力信
号の性質に依存して変化するような符号化方式が
しばしば採用されている。例えば、テレビ信号の
フレーム間相関を利用したフレーム間符号化にお
いては、隣接するフレームのそれぞれに対応する
画素間のフレーム間差分値の大小により有意画素
であるか無効画素であるかを判定し、有意画素と
判定されるいわゆる動画領域のフレーム間差分値
のみを符号化伝送する方式であるために、入力信
号の被写体の動きに依存して符号化情報の発生速
度が変化する。

このように情報発生速度が時間とともに不規則
に変化するようなデジタル伝送装置においては送
受信端にそれぞれバツフアメモリ装置を設け情報
発生速度と情報伝送速度および情報伝送速度と情
報読出し速度との間の速度変換を実現している。
このようなバツフアメモリ装置を有するデジタル
伝送装置においては受信端の受信バツフアメモリ
装置から受信情報が欠落もしくは重複なく正しく
読み出されるためには、送信情報が送信バツフア
メモリ装置に書込まれてからその情報が受信バツ
フアメモリ装置から読み出されるまでの伝搬遅延
時間が常に一定値となる必要がある。

情報伝送速度が一定速度の場合は、送信バツフ
アメモリ装置に記憶されている送信情報の蓄積量
と受信バツフアメモリ装置に記憶されている受信
情報の著積量との和がある一定値となるように受
信バツフアメモリ装置からの受信情報の読出し時
刻が制御されておれば送信バツフアメモリ装置の
入力から受信バツフアメモリ装置の出力までの情
報の伝搬遅延時間が一定値となることが知られて
いる。

ところが、符号化品質をより向上させる伝送路
の多重利用方法として、音声信号や画像信号等を
多チヤンネル多重化して同一の伝送路で伝送する
場合、個々のチヤンネルに割当てる情報伝送速度
を個々のチヤンネルの情報発生速度に応じて適応
的に割当てる方法がある。このような伝送方式に
おいては、個々のチヤンネルに割当てられる情報
伝送速度は時間ととともに変化するために、情報
伝送速度が一定速度の場合に用いられた受信バツ
フアメモリ装置からの受信情報の読出し時刻の制
御方法が使えない。

本発明の目的は情報発生速度と情報伝送速度お
よび情報伝送速度と情報読出し速度との間の速度
変換用に使用されるバツフアメモリ装置を送受信
端に備え情報伝送速度が時間とともに変化する場
合でも送信バツフアメモリ装置の入力から受信バ
ツフアメモリ装置の出力までの情報の伝搬遅延時
間が一定時間となるように制御できるデジタル伝
送装置を提供することにある。

本発明においては、送信バツフアメモリ装置に
記憶されている送信情報の蓄積量と受信バツフア
メモリ装置に記憶されている受信情報の蓄積量と
の和がある一定時間内に前記送信バツフアメモリ
装置から読み出されて送信される情報量または前
記受信バツフアメモリ装置が受信する情報量に一
致するという関係を用いて前記送信バツフアメモ
リ装置の入力から前記受信バツフアメモリ装置の
出力までの情報の伝送遅延時間が一定時間となる
ように制御する。

本発明によれば、送信バツフアメモリ装置の入
力から受信バツフアメモリ装置までの情報の伝搬
遅延時間が一定時間となるように前記受信バツフ
アメモリ装置からの受信情報の読出し時刻の制御
が実現できるので、装置の電源投入時や伝送路の
回線断等が生じても直ちに所定の伝搬遅延時間に
再設定が可能となるから、受信情報の読出し時刻
が速かに所定の時刻に復帰し、以後情報の読出し
が連続的に正しく行なわれるようになる。

さらに、本発明によれば送受信バツフアメモリ
装置間での情報の伝搬遅延時間をある一定値に任
意に設定できるから受信バツフアメモリ装置のメ
モリ容量は必要以上に余裕をみて大きくする必要
がなく最小必要限の容量に設定できる。

次に図面を参照して本発明を詳細に説明する。

まず、本発明の原理を説明する。

第１図に符号化装置の情報発生速度、つまり、
送信バツフアメモリ装置への情報書込み速度を
Ws（ｔ）、送信バツフアメモリ装置からの情報読
出し速度、つまり、伝送路の情報伝送速度をVs
（ｔ）、受信バツフアメモリ装置への受信情報の書
込み速度をV_R（ｔ）そして受信バツフアメモリ装
置から復号化装置への情報読出し速度をW_R（ｔ）
としたときの伝送路モデルを示す。

伝送路での情報の伝搬遅延時間をδ（秒）とす
れば、 Vs（ｔ）＝V_R（ｔ＋δ） ……(1) が成立するのは明らかである。さらに、送受信バ
ツフアメモリ装置間で情報がσ＝（η＋８）（秒）
遅延して受信バツフアメモリ装置から再生される
とすれば、 Ws（ｔ）＝W_R（ｔ＋σ） ……(2) が成立しなければならない。

時刻ｔにおける送受信バツフアメモリ装置の情
報蓄積量Bs（ｔ）、B_R（ｔ）はそれぞれ次式で定義
される。

Bs（ｔ）＝∫^t _-∞｛Ws（τ）−Vs（τ）｝dτ ……(3) B_R（ｔ）＝∫^t _-∞｛V_R（τ）−W_R（τ）｝dτ ……(4) (1)、(2)式が成立するとき、Bs（ｔ）とB_R（ｔ−
σ）との間には次式に示す関係が存在することが
導かれる。

B_R（ｔ＋σ）＝∫^t+〓_-∞｛V_R（τ）−W_R（τ）｝dτ ＝∫^t+〓_-∞｛Vs（τ−δ）−Ws（τ−σ）｝dτ ＝∫^t+〓_tVs（τ）dτ−Bs（ｔ） ……(5) ＝∫^t+〓_(t+〓_)-〓V_R（τ）dt−Bs（ｔ） ……(6) 但し、(5)、(6)式においてσ＝（η＋δ）として
いる。δは伝送路での情報の伝送遅延時間であ
り、ηは送信バツフアメモリ装置での情報の伝搬
遅延時間と受信バツフアメモリ装置での情報の伝
搬遅延時間との和である。

従つて、情報伝送速度が時間とともに変化する
場合には、送信バツフアメモリ装置にある情報が
書き込まれてその情報が受信バツフアメモリ装置
から読出されるまでの伝搬遅延時間が一定値σで
あるときは(5)または(6)式が成立するから、(5)また
は(6)式に示す関係が成立するように受信バツフア
メモリ装置からの受信情報の読出し時刻を制御す
れば送受信バツフアメモリ装置間での伝搬遅延時
間をσに設定できる。

以上の原理説明から明らかなように(5)または(6)
式に示す関係を用いれば送受信バツフアメモリ装
置間の情報の伝搬遅延時間を任意に設定可能とな
る。

なお、伝送路の情報伝送速度が時間的に変動せ
ず一定値V₀であるとすれば Vs（ｔ）＝V_R（ｔ）＝V₀ (7) となるから、(5)式または(6)式は(7)式の関係を用い
ると、 Bs（ｔ）＋B_R（ｔ＋σ）＝V₀η (8) と変形できる。つまり、伝送路の情報伝送速度が
V₀のとき、送信バツフアメモリ装置での情報の
伝搬遅延時間と受信バツフアメモリ装置での情報
の伝搬遅延時間との和を一定値ηに設定するため
には、(8)式が成立するように受信バツフアメモリ
装置を制御すればよい。すなわち、ある時刻t₁に
おける送信バツフアメモリ装置の情報蓄積量Bs
（t₁）を時刻t₁に送信バツフアメモリ装置に書込
み、受信バツフアメモリ装置から、このBs（t₁）
が時刻t₂に読出され、そのときの受信バツフアメ
モリ装置の情報蓄積量がB_R（t₂）とし、 Bs（t₁）＋B_R（t₂）＝V₀η が成立していれば、送信および受信バツフアメモ
リ装置でのそれぞれの情報の伝搬遅延時間の和が
ηに設定されていることを意味している。したが
つて、(5)式または(6)式は従来から知られているバ
ツフアメモリ装置での情報の伝搬遅延時間の制御
をも説明できる一般的な公式といえる。

次に、第２図に示す情報伝送速度が時間ととも
に変化するデジタル伝送装置について説明する。
なお、第２図には３チヤンネルの画像信号をそれ
ぞれ高能率符号化し、各チヤンネルの符号化出力
を３チヤンネル多重化し一つの伝送路で同時伝送
する場合について示す。但し、一般には多重化す
るチヤンネル数は任意であり、伝送すべき信号も
画像信号に限定されない。

第２図に示すデジタル伝送装置の送信端は、入
力端子１０，２０および３０に供給される画像信
号をそれぞれ符号化装置１１，２１および３１と
符号化装置１１，２１および３１の符号化出力を
多重化する多重化装置とから構成され、受信端は
伝送路から送られてくる情報を送信端の符号化装
置１１，２１および３１に対応する情報に分離分
配する分配装置２と分配装置２から分配される受
信情報から画像信号をそれぞれ復号する復号化装
置１２，２２および３２とから構成されている。
なお、符号化装置１１，２１および３１には送信
バツフアメモリ装置が、復号化装置１２，２２お
よび３２には受信バツフアメモリ装置がそれぞれ
含まれているものとする。

以下の説明においては、画像信号は符号化装置
１１，２１および３１でそれぞれフレーム間符号
化されるものとする。

入力端子１０，２０および３０にそれぞれ供給
される画像信号は符号化装置１１，２１および３
１でそれぞれフレーム間符号化され、符号化情報
はそれぞれの符号化装置１１，２１および３１に
含まれる送信バツフアメモリ装置に一旦記憶され
る。それぞれの送信バツフアメモリ装置に記憶さ
れた符号化情報は多重化装置１からの読出しパル
スに従つてそれぞれ読出され、多重化装置１へ送
られる。また、それぞれの符号化装置１１，２１
および３１の送信バツフアメモリ装置に記憶され
ている符号化情報の情報蓄積量も多重化装置１へ
送られる。

良く知られているように、フレーム間符号化に
おいては動きの激しい画像が入力されると、符号
化情報の発生速度は速くなり、逆に静止画像が入
力されると、符号化情報の発生速度は遅くなる。
そして、情報発生速度が情報伝送速度に比して速
い場合には、(3)式から明らかなように、送信バツ
フアメモリ装置に記憶される符号化情報の情報蓄
積量は増加し、反対に情報発生速度が情報伝送速
度に比して遅い場合には、情報蓄積量は減少す
る。従つて、情報蓄積量の増減によつて情報発生
速度の遅速が判別できる。

以上の説明から明らかなように、多重化装置１
においては符号化装置１１，２１および３１から
それぞれ供給される送信バツフアメモリ装置の情
報蓄積量を監視し、情報蓄積量の大きい符号化装
置に対しては情報伝送速度が速くなるように、情
報蓄積量が小さい符号化装置に対しては情報伝送
速度が遅くなるように割当てれば、動きの激しい
画像が入力されている符号化装置に対しては速い
情報伝送速度を割り当てることができるようにな
る。但し、一般にはそれぞれの符号化装置に割当
てられる情報伝送速度の総和は伝送路の情報伝送
速度に一致する。

このように、多重化装置１から情報伝送速度の
割当てをうけて符号化装置１１，２１および３１
から読出された符号化情報は多重化装置１でどの
符号化装置で符号化された符号化情報かを識別す
る識別符号が付加され多重化され伝送路に送り出
される。

なお、各符号化装置１１，２１および３１に対
する情報伝送速度の割当方法と各符号化装置１
１，２１および３１から出力される符号化情報の
多重化方法については、1977年発行の論文H.
Kaneko et.al“Digital Transmission of
Broadcast Television with Reduced Bit
Rate”NTC′77 Conference Record Volume3
（デイジタル・トランスミツシヨン・オブ・ブロ
ードカースト・テレビジヨン・ウイズ・リデユー
スト・ビツト・レート）に詳細に述べられている
が本発明に即して説明を加えると以下のようにな
る。

多重化装置１においては例えば第９図ａに示す
ように伝送路上のフレーム構成がＮマルチフレー
ム構成となるように多重化する。そして、Ｎマル
チフレーム中の１からＮまでの各１フレームはＫ
ビツトで構成され、Ｎマルチフレーム単位に符号
化装置１１，２１および３１にそれぞれn₁個、n₂
個およびn₃個のフレームが割当てられる。但し、
n₁＋n₂＋n₃＝Ｎである。換言すれば、Ｎマルチフ
レーム単位に符号化装置１１，２１および３１に
それぞれn₁×ｋビツト、n₂×ｋビツトおよびn₃×
ｋビツトの符号化情報の伝送を割当てることにな
る。したがつて、Ｎマルチフレーム単位にn₁、n₂
およびn₃を符号化装置１１，２１および３１の送
信バツフアメモリに蓄積されている情報蓄積量に
依存して可変にすれば符号化装置１１，２１およ
び３１に割当てられる情報伝送速度はＮマルチフ
レーム単位に可変となる。受信端においてどの符
号化装置で符号化された符号化情報かを識別する
ために第９図ａに示すような識別符号が多重化装
置１で付加される。この識別符号は第９図ｂに示
すように同期符号と割当符号から構成されてお
り、同期符号によりＮマルチフレームの区切りを
表し、割当符号にて第１フレームから第Ｎフレー
ムまでの各フレームがどの符号化装置で符号化さ
れた符号化情報かを表す。

受信端においては、伝送路から送られてくる情
報はまず分配装置２へ供給される。分配装置２で
は受信情報から識別符号を検出し、この検出結果
に基づき送信端の符号化装置１１，２１および３
１に対応する符号化情報に分離し、それぞれ対応
する復号化装置１２，２２および３２へ符号化情
報を分配する。つまり、分配装置２においてはま
ずＮフレーム毎に挿入されている識別符号のなか
の同期符号にて、Ｎマルチフレームの同期をと
り、割当符号を分離したのちにこの割当符号で指
示されている情報に基づきそれぞれの符号化装置
に対応する符号化情報を分配する。復号化装置１
２，２２および３２では分配装置２から送られて
くる符号化情報を画像信号に復号し、出力端子１
２，２３および３３へそれぞれ出力する。

以上のように、このようなデジタル伝送装置に
おいては入力画像信号の被写体の動きに依存して
情報伝送速度が時間とともに変化する。

第３図は受信バツフアメモリ装置からの情報の
読出し時刻制御機能が付加され送信バツフアメモ
リ装置間での情報の伝搬遅延時間が一定値となる
ように制御される本発明のデジタル伝送装置の第
一の実施例の構成を示すブロツク図である。但
し、第３図においては、第２図に示す符号化装置
１１および復号化装置１２の詳細な構成のみを示
している。その他の図示してない符号化装置や復
号化装置も同様に構成すればよい。

第一の実施例について第３図および第６図を参
照しながら詳細に説明する。

第３図において、フレーム間符号器１１１では
入力端子１０から供給される画像信号をフレーム
間符号化し、符号化情報が一定ビツト数たまると
書込みパルスａを発生し、フレーム間符号器１１
１から符号化情報Iiと書込みパルスａとが送信バ
ツフアメモリ装置１１２へ送られる。送信バツフ
アメモリ１１２では、フレーム間符号器１１１か
ら書込みパルスａを受けると、フレーム間符号器
１１１から送られてくる符号化情報Iiを予め定め
られた書込み番地Aiに書込む。そして、書込み
動作が完了すると、書込み番地を１番地増加さ
せ、つまりAi₊₁とし、次の書込みに備える。さ
らに、送信バツフアメモリ装置１１２では制御情
報多重化回路１１３から読出しパルスｂを受ける
と、予め定められた読出し番地Biに記憶させて
いる符号化情報Jiを読出し制御情報多重化回路１
１３へ送る。そして、読出し動作が完了すると、
読出し番地を１番地増加させ、つまりBi₊₁とし次
の読出しに備える。(3)式から明らかな如く、送信
バツフアメモリ装置１１２の書込み番地と読出し
番地との差で定義される送信バツフアメモリ装置
１１２の情報蓄積量Bsは送信バツフアメモリ装
置１１２からフレーム間符号器１１１、遅延回路
１１４および多重化装置１にそれぞれ供給され
る。フレーム間符号器１１１では、送信バツフア
メモリ装置１１２から情報蓄積量を受け送信バツ
フアメモリ装置１１２に一時記憶される符号化情
報が空になつたりあふれたりしないように情報蓄
積量の多少により符号化パラメータを制御して符
号化情報の発生速度を制御する。以上の説明は従
来から知られているフレーム間符号器と送信バツ
フアメモリ装置の動作説明である。

本発明の第一の実施例ではさらに制御情報多重
化回路１１３、遅延回路１１４、送信情報量計数
回路１１５および減算器１１６を付加することに
よつて(5)式に示す関係を用いた受信バツフアメモ
リ装置からの情報の読出し時刻の制御を可能とし
ている。

送信情報量計数回路１１５では、制御情報多重
化回路１１３より送信バツフアメモリ装置１１２
からの符号化情報の読出しパルスｂを受け、η
（秒）間に送信バツフアメモリ装置１１２から読
出されて伝送される送信情報量を読出しパルスｂ
を計数することによつて求める。したがつて、送
信情報量計数回路１１５には読出パルスｂを受け
ると計数結果Ciが１増加しCi₊₁となるカウンター
を有している。送信情報量計数回路１１５では(5)
式の積分項∫^t+〓_tVs（τ）dτ、つまりＤを計算する。
つまり、時刻ｔとｔ＋ηにおける計数結果CiとCj
の差Cj−Ciにより(5)式の積分項Ｄを求める。な
お、ηは送信および受信バツフアメモリ装置での
情報のそれぞれの伝搬遅延時間の和をどのように
設定するかにより定まる。送信情報量計数回路１
１５で計算される送信情報量∫^t+〓_tVs（τ）dτは減
算器１１６へ送られる。遅延回路１１４では送信
バツフアメモリ装置１１２から送られてくる情報
蓄積量Bs（ｔ）をη（秒）遅延させ、その遅延出
力を減算器１１６へ送る。減算器１１６では遅延
回路１１４から送られてくるBs（ｔ）と送信情報
量計数回路１１５から送られてくる送信情報量
∫^t+〓_tVs（τ）dτとの差｛∫^t+〓_tVs（τ）dτ−Bs（
ｔ）｝
を計算し、その計算結果を制御情報多重化回路１
１３へ送る。第６図に示す時刻ｔ＋ηにおけるこ
の計算結果Ｅは∫^t+〓_tVs（τ）dτ＝Ｄ＝Cj−Ci、Bs
（ｔ）＝Ai−BiだからＥ＝｛（Cj−Ci）−（Ai−Di）｝
となる。

減算器１１６で計算される｛∫^t+〓_tVs（τ）dτ−
Bs（ｔ）｝は(5)式から明らかなように、送受信バ
ツフアメモリ装置間での情報の伝搬遅延時間がσ
に設定されているときの時刻（ｔ＋σ）における
受信バツフアメモリ装置の情報蓄積量を示してい
るからこの情報を受信端に制御情報として送り、
この制御情報をもとに受信バツフアメモリ装置か
らの情報の読出し時刻を制御すれば、常に送受信
バツフアメモリ装置間の情報の伝搬遅延時間をσ
に設定することが可能となる。制御情報多重化回
路１１３では送信バツフアメモリ装置１１２から
読出されてくる符号化情報に減算器１１６から送
られてくる制御情報｛∫^t+〓_tVs（τ）dτ−Bs（ｔ）｝
をある一定周期で周期的に多重化する。多重化装
置１からの読出パルスＣにより制御情報多重化回
路１１３は送信バツフアメモリ装置１１２から読
出された符号化情報Ｊと減算器１１６から送られ
てくる制御情報Ｅとを多重化し、その多重化出力
を多重化装置１へ送る。なお、制御情報多重化回
路１１３では受信端で符号化情報Ｊと制御情報Ｅ
の識別を可能とするために、制御情報識別符号Ｆ
が制御情報に付加され多重化される。第７図は制
御情報多重化回路１１３にて符号化情報Ｊ、制御
情報Ｅおよび制御情報識別符号Ｆを多重化する様
子をタイムチヤートにて示している。第７図にお
いては符号化情報ＪをＮ（正整数）ビツト送信バ
ツフアメモリ装置１１２から読出すたびに制御情
報識別符号Ｆおよび制御情報Ｅを多重化する例を
示す。つまり、Ｎビツトの符号化情報Ｊに対し制
御情報識別符号Ｆおよび制御情報Ｅを多重化して
いる。このように規則的に制御情報識別符号Ｆを
挿入しておけば、受信側では容易に符号化情報Ｊ
と制御情報Ｅは識別できる。なお、このように符
号化情報に受信端において使用される制御情報の
多重化の方法は特公昭59−29015号公報および米
国特許第4027100号公報に示すように広く知られ
ている。

このように符号化装置１１，２１および３１で
符号化情報と制御情報が多重化された符号化装置
出力は多重化装置１からの読出しパルスにより読
出されて多重化装置１で１つの信号に多重化され
て伝送路へ送り出される。

受信端においては、伝送路から送られてくる情
報を分配装置２でそれぞれに対応する復号化装置
１２，２２および３２へ分離分配する。復号化装
置１２においては分配装置２から書込みパルスｄ
とともに送られてくる情報Ｋをまず制御情報分離
回路１２１へ供給する。この情報Ｋは符号化装置
１１の出力情報と同一の情報となる。制御情報分
離回路１２１では分配装置２から送られてくる情
報Ｋから送信端の制御情報多重化回路１１３で付
加された制御情報識別符号Ｆを検出し、この制御
情報識別符号Ｆに基づき制御情報Ｅと符号化情報
Ｊとに分離し、制御情報Ｅは受信バツフアメモリ
装置回路１２３へ、符号化情報Ｊは受信バツフア
メモリ装置１２２へそれぞれ送る。受信バツフア
メモリ装置１２２では制御情報分離回路１２１か
ら符号化情報Ｊおよび書込みパルスｅが送られて
くると、予め定められている書込み番地Xiに符
号化情報Ｊが書込まれる。そして、書込み動作が
完了すると、書込み番地を１番地増加させ次の書
込みに備える。さらに、受信バツフアメモリ装置
１２２ではフレーム間復号器１２４から読出しパ
ルスｆを受けると、予め定められた読出し番地
Yiからすでに記憶されている符号化情報Iiを読出
しフレーム間復号器１２４へ送る。そして、読出
し動作が完了すると、読出し番地を１番地増加さ
せ次の読出しに備える。以上の動作を示すタイム
チヤートを第８図に示す。

(4)式から明らかな如く、書込み番地と読出し番
地との差で定義される受信バツフアメモリ装置１
２２の情報蓄積量B_R（ｔ）は受信バツフアメモリ
装置１２２から受信バツフアメモリ制御回路１２
３へ送られる。受信バツフアメモリ制御回路にお
いては制御情報分離回路１２１から送られてくる
Ｅ＝｛∫^t+〓_tVs（τ）dτ−Bs（ｔ）｝と受信バツフア
メモリ装置１２２から送られてくるB_R（ｔ）との
大小判定により受信バツフアメモリ装置１２２か
らの符号化情報の読出しが所定の遅延関係を維持
して読出されているか否かを調べ、所定の遅延関
係が維持されていない場合には、所定の遅延関係
となるように受信バツフアメモリ装置１２２から
の符号化情報の読取し時刻を制御する。

いま、送信端より送られてくる制御情報が時刻
t₁から時刻（t₁＋η）までの間に送信バツフアメ
モリ装置１１２から読み出されて送信される情報
量∫^t1+〓_t1Vs（τ）dτと時刻t₁における送信バツフア
メモリ装置１１２の情報蓄積量Bs（t₁）との差
｛∫^t1+〓_t1Vs（τ）dτ−Bs（t₁）｝であるとする。こ
の
とき、｛∫^t1+〓_t1Vs（ｔ）dτ−Bs（t₁）は制御情報多
重
化回路１１３で時刻（t₁＋η）に多重化され送信
される。そして、伝送路での情報の伝送遅延時間
がδとすれば、受信端の制御情報分離回路１２１
には時刻（t₁＋η＋δ）、つまり、時刻（t₁＋σ）
に｛∫^t1+〓_t1Vs（τ）dτ−Bs（t₁）｝は受信され、制
御
情報として分離され、受信バツフアメモリ制御回
路１２３へ送られてくる。従つて、受信バツフア
メモリ制御回路１２３では時刻（t₁＋σ）に
｛∫^t1+〓_t1Vs（τ）dτ−Bs（t₁）｝を受ける。(5)式
から
明らかなように、時刻（t₁＋σ）の受信バツフア
メモリ装置１２２の情報蓄積量B_R（t₁＋σ）が、 B_R（t₁＋σ）＝∫^t1+〓_t1Vs（ｔ）dτ−Bs（t₁）であれば、送信号バツフアメモリ装置間の情報の
伝搬遅延時間は所定のσ（秒）に設定されている
ことがわかる。また B_R（t₁＋σ）＜∫^t1+〓_t1Vs（τ）dτ−Bs（t₁）であれば、伝搬遅延時間は所定のσより短かい時
間に設定されており、 B_R（t₁＋σ）＞∫^t1+〓_t1Vs（τ）dτ−Bs（t₁）であれば、伝搬遅延時間は所定のσよりながい時
間に設定されていることがわかる。従つて、受信
バツフアメモリ制御回路１２３で送受信バツフア
メモリ装置間の情報の伝搬遅延時間が所定の時間
に設定されていないと判定されると、制御情報分
離回路１２１で分離された｛∫^t1+〓_t1Vs（τ）dτ−
Bs（t₁）｝を用いて受信バツフアメモリ制御回路１
２３からの制御により受信バツフアメモリ装置１
２２の読出し番地を(5)式が満足するように修正を
することによつて受信バツフアメモリ装置１２２
からの情報の読出し時刻を制御すればよい。以上
の如く、受信バツフアメモリ装置１２２から読出
し時刻が制御されて読出された符号化情報はフレ
ーム間復号器１２４へ送られる。フレーム間復号
器１２４では受信バツフアメモリ装置１２２から
送られてくる符号化情報を逐次画像信号に復号し
出力端子１３へ出力する。受信バツフアメモリ装
置１２２から送られくる符号化情報が終了する
と、次の符号化情報の読出しを要求するためにフ
レーム間復号器１２４から読出しパルスが受信バ
ツフアメモリ装置１２２へ送られる。そして、フ
レーム間復号器１２４は受信バツフアメモリ装置
１２２から符号化情報を受け、この符号化情報を
画像信号に復号する。以下同様の操作を燥返す。

第４図は本発明の第二の実施例の構成を示すブ
ロツク図である。第４図に示す第二の実施例にお
いては(6)式に示す関係を用いて受信バツフアメモ
リ装置からの情報の読出し時刻の制御を行なう。

送信端におけるフレーム間符号器１１１、送信
バツフアメモリ装置１１２および多重化装置１は
第一の実施例で述べたフレーム間符号器、送信バ
ツフアメモリ装置および多重化装置と全く同じ動
作をするので詳細な説明は省略する。制御情報多
重化回路１１３の動作は制御情報として送信バツ
フアメモリ装置１１２の情報蓄積量Bs（ｔ）を多
重化する以外、第一の実施例で述べた制御情報多
重化回路と同じ動作をする。

受信端における分配装置２、受信バツフアメモ
リ装置１２２およびフレーム間復号器１２４は第
一の実施例で述べた分配装置、受信バツフアメモ
リ装置およびフレーム間復号器と全く同じ動作を
するので詳細な説明は省略する。制御情報分離回
路１２１では第一の実施例で述べた制御情報分離
回路と同様に分配装置２から送られてくる情報か
ら制御情報、すなわち、送信バツフアメモリ装置
１１２の情報蓄積量Bs（ｔ）と符号化情報に分離
し、制御情報Bs（ｔ）は遅延回路１２５へ、符号
化情報は受信バツフアメモリ装置１２２へそれぞ
れ送る。制御情報分離回路１２１からは分離され
た符号化情報と書込みパルスが受信バツフアメモ
リ装置へ送られる。さらに、書込みパルスは受信
情報量計数回路１２７へも送られる。受信情報量
計数回路１２７では制御情報分離回路１２１から
送られてくる書込みパルスを計数することによつ
てη（秒）の間に受信バツフアメモリ装置１２２
に書込まれる受信情報量を計数する。すなわち、
受信情報量計数回路１２７では(6)式の積分項
∫^t+〓_(t+〓_)-〓V_R（τ）dτを計算する。そして、受信
情報
量計算する。そして、受信情報量計数回路１２７
で計数される受信情報量∫^t+a _(t+〓_)-〓V_R（τ）dτは
減算
器１２６へ送られる。遅延回路１２５では制御情
報分離回路１２１で分離された送信バツフアメモ
リ装置１１２の情報蓄積量Bs（ｔ）をη（秒）遅
延させその遅延出力は減算器１２６へ送る。な
お、ηは送信バツフアメモリ装置１１２と受信バ
ツフアメモリ装置１２２での情報の伝搬遅延時間
の和をどのように設定するかによつて定まる値で
ある。減算器１２６では受信情報量計数回路１２
７から送られてくる受信情報量と遅延回路１２５
から送られてくる送信バツフアメモリ装置１１２
の情報蓄積量との差｛∫^t+〓_(t+〓_)-〓V_R（τ）dτ−Bs
（ｔ）｝が計算され、計数結果は受信バツフアメモ
リ制御回路１２３へ送られる。

いま、送信端より送られてくる制御情報が時刻
t₁における送信バツフアメモリ装置１１２の情報
蓄積量Bs（t₁）であるとする。このとき、Bs（t₁）
は制御情報多重化回路１１３で時刻t₁に多重化さ
れ送信される。そして、伝送路での情報の伝搬遅
延時間がδ（秒）とすれば、受信端の制御情報分
離回路１２１には時刻（t₁＋δ）、つまり、時刻
（t₁＋σ−η）にBs（t₁）が受信される。従つて、
制御情報分離回路１２１に制御情報Bs（t₁）が受
信してからη（秒）後に受信情報量計数回路１２
７で受信情報量∫^t1+〓_(t1+〓_)-〓V_R（τ）dτが求まる
。つ
まり、減算器１２６の出力には時刻（t₁＋σ）に
｛∫^t1+〓_(t1+〓_)-〓V_R（τ）dτ−Bs（t₁）｝が計算さ
れて出力
される。(6)式から明らかなように送受信バツフア
メモリ装置間での情報の伝搬遅延時間がσ＝δ＋
η（秒）に設定されているときは受信バツフアメ
モリ装置１２２の情報蓄積量B_R（t₁＋σ）は
｛∫^t1+〓_(t1+〓_)-〓V_R（τ）dτ−Bs（t₁）｝に等しく
ならねば
ならない。従つて、受信バツフアメモリ装置１２
３では時刻（t₁＋σ）に減算器１２６から送られ
てくる｛∫^t1+〓_(t1+〓_)-〓V_R（τ）dτ−Bs（t₁）｝と
受信バ
ツフアメモリ装置１２２から送られてくる時刻
（t₁＋σ）の受信バツフアメモリ装置１２２の情
報蓄積量B_R（t₁＋σ）との大小判定により、送受
信バツフアメモリ装置間での情報の伝搬遅延時間
が所定の設定値σに設定されているか否かを判定
する。もし、伝搬遅延時間が所定の設定値σに設
定されていないと判定されたときは第一の実施例
で述べたと同様の方法で受信バツフアメモリ制御
回路１２３からの制御により受信バツフアメモリ
装置１２２からの情報の読出し時刻を制御し伝搬
遅延時間が所定の設定値σとなるようにする。

第５図は本発明の第三の実施例の構成を示すブ
ロツク図である。第５図に示す第三の実施例は前
述の第二の実施例と同様に(6)式に示す関係を用い
て受信バツフアメモリ装置からの情報の読出し制
御を行なう。第三の実施例は第二の実施例と異な
り送信端から制御情報として受信端に伝送される
送信バツフアメモリ装置１１２の情報蓄積量が送
信バツフアメモリ装置１１２の入力で符号化情報
に多重化され、受信端では受信バツフアメモリ装
置１２２の出力で制御情報は分離される。すなわ
ち、送信バツフアメモリ装置１１２の情報蓄積量
は送受信バツフアメモリ装置を介して送受信され
る。

送信端における符号化装置１１においてはフレ
ーム間符号器１１１、送信バツフアメモリ装置１
１２および制御情報多重化回路１１３は第二の実
施例で述べたフレーム間符号器、送信バツフアメ
モリ装置および制御情報多重化回路と全く同じ動
作をする。但し、第二の実施例と異なり制御情報
多重化回路１１３は送信バツフアメモリ装置１１
２の入力側に設置され、フレーム間符号器１１１
から送られてくる符号化情報に制御情報として送
信バツフアメモリ装置１１２の情報蓄積量Bs
（ｔ）を多重化して、送信バツフアメモリ装置に
多重化情報を送る。

多重化装置１および分配装置２は第二の実施例
で述べた多重化装置および分配装置と全く同じ動
作をするので詳細な説明は省略する。

受信端における復号化装置１２おいては制御情
報分離回路１２１が受信バツフアメモリ装置１２
２の出力情報から制御情報を分離する点が第二の
実施例と異なるが、受信バツフアメモリ装置１２
２、フレーム間復号器１２４、減算器１２６およ
び受信情報量計数回路１２７は第二の実施例で述
べた受信バツフアメモリ装置、フレーム間復号
器、減算器および受信情報計数回路と全く同様の
動作をする。但し、受信バツフアメモリ制御回路
１２３における受信バツフアメモリ装置１２２か
らの情報の読出し時刻の制御の方法は第二の実施
例で述べた方法と異なる。

第二の実施例においては送受信バツフアメモリ
装置間での情報の伝搬遅延時間をσ＝η＋δに設
定する場合、送受信バツフアメモリ装置間での情
報の伝搬遅延時間が所定の時間σに設定されてい
なくても時刻t₁に送信バツフアメモリ装置１１２
の情報蓄積量Bs（t₁）を制御情報多重化回路１１
３で多重化すれば、受信端では時刻（t₁＋σ）に
時刻（t₁＋σ）の受信バツフアメモリ装置１２２
の情報蓄積量B_R（t₁＋σ）をいかに設定すればよ
いかがわかる。従つて、第二の実施例で述べたよ
うに受信バツフアメモリ制御回路１２３からの制
御により受信バツフアメモリ装置１２２の読出し
番地を(6)式が成立するように修正すればよい。

ところが、本実施例においては送受信バツフア
メモリ装置での情報の伝搬遅延時間が所定の時間
σに設定されていない場合は、時刻t₁に制御情報
多重化回路１１３で多重化された時刻t₁における
送信バツフアメモリ装置１１２の情報蓄積量Bs
（t₁）は受信バツフアメモリ装置１２２から時刻
（t₁＋σ）に読み出されないので時刻（t₁＋σ）
には受信バツフアメモリ装置１２２の情報蓄積量
B_R（t₁＋σ）をいかに説定すればよいかがわから
ないので第二の実施例で述べた方法が使えない。

しかし、受信バツフアメモリ制御回路１２３か
らの制御により受信バツフアメモリ装置１２２か
らの情報の読出し速度を速め B_R（ｔ＋σ）＜∫^t+〓_(t+〓_)-〓V_R（τ）dτ −Bs（ｔ）となるまで受信バツフアメモリ装置１２２から情
報を読出す。そして、受信バツフアメモリ装置１
２２からの情報の読出しを(6)式が成立するまで停
止し、(6)式の関係が成立するようになつたら正常
な情報の読出しを再開すれば送受信バツフアメモ
リ装置間での情報の伝搬遅延時間を所定の時間σ
に設定できる。

以上の実施例の説明から明らかなように、本発
明のデジタル伝送装置を用いれば送受信バツフア
メモリ装置間が情報の伝搬遅延時間に常に一定時
間に設定することが可能となる。

なお、第二の実施例においては制御情報として
制御情報分離回路１２１で分離された送信バツフ
アメモリ装置１１２の情報蓄積量Bs（ｔ）を遅延
回路１２５でη（秒）遅延させているが、送信端
でBs（ｔ）をη（秒）遅延させて制御情報多重化
回路１１３で多重化させることもできる。

【図面の簡単な説明】

第１図は本発明の原理を説明する説明図、第２
図は情報伝送速度が時間とともに変化するデイジ
タル伝送装置の一例を示すブロツク図および第３
図、第４図ならびに第５図はそれぞれ本発明の第
一、第二および第三の実施例を示すブロツク図、
第６図および第８図は第３図の動作を説明するタ
イムチヤート、第７図は多重化回路１１３の動作
を説明するタイムチヤート、第９図ａおよびｂは
伝送路上のフレーム構成を示す図である。第２図、第３図、第４図および第５図におい
て、１……多重化装置、２……分配装置、１０，
２０，３０……入力端子、１３，２３，３３……
出力端子、１１，２１，３１……符号化装置、１
２，２２，３２……復号化装置、１１１……フレ
ーム間符号器、１１２……送信バツフアメモリ装
置、１１３……制御情報多重化回路、１１５……
送信情報量計数回路、１１４，１２５……遅延回
路、１１６，１２６……減算器、１２１……制御
情報分離回路、１２２……受信バツフアメモリ装
置、１２３……受信バツフアメモリ制御回路、１
２４……フレーム間復号器、１２７……受信情報
量計数回路。

Claims

【特許請求の範囲】１送信端における符号化装置の情報発生速度と
伝送路の情報伝送速度、および受信端における伝
送路の情報伝送速度と復号化装置の情報読出し速
度との間の速度変換をはかるバツフアメモリ装置
を送受信端にそれぞれ有するデイジタル伝送装置
において、送信端においてはある一定時間の間に
送信バツフアメモリ装置から読み出されて伝送路
に送り出される送信情報量を計数する手段と、前
記計数手段により計数された送信情報量と前記送
信バツフアメモリ装置の情報蓄積量との差を計算
する手段と、前記計算手段より得られた計算結果
を制御情報として送信情報とともに伝送する手段
とを備え、受信端においては受信情報から前記制
御情報を分離する手段と、前記分離手段により分
離された制御情報と受信バツフアメモリ装置の情
報蓄積量とを比較し、前記制御情報と前記受信バ
ツフアメモリ装置の情報蓄積量とが予め定められ
た範囲内で等しくなるように受信バツフアメモリ
装置の情報読出しを制御する手段とを備えたこと
を特徴とするデイジタル伝送装置。２送信端における符号化装置の情報発生速度と
伝送路の情報伝送速度、および受信端における伝
送路の情報伝送速度と復号化装置の情報読出し速
度との間の速度変換をはかるバツフアメモリ装置
を送受信端にそれぞれ有するデイジタル伝送装置
において、送信端においては送信バツフアメモリ
装置の情報蓄積量を制御情報として送信情報とと
もに伝送する手段を備え、受信端においてはある
一定時間の間に受信バツフアメモリ装置に書込ま
れる受信情報量を計数する手段と、受信情報から
制御情報として送られてくる前記送信バツフアメ
モリ送置の情報蓄積量を分離する手段と、前記計
数手段により計数された受信情報量と前記分離手
段により分離された制御情報との差を計算する手
段と、前記計算手段より得られた計算結果と受信
バツフアメモリ装置の情報蓄積量とを比較し、前
記計算結果と前記受信バツフアメモリ装置の情報
蓄積量とが予め定められた範囲内で等しくなるよ
うに受信バツフアメモリ装置の情報読出しを制御
する手段とを備えたことを特徴とするデイジタル
伝送装置。