JPS61190314A - 表示装置の製造方法 - Google Patents
表示装置の製造方法Info
- Publication number
- JPS61190314A JPS61190314A JP60031820A JP3182085A JPS61190314A JP S61190314 A JPS61190314 A JP S61190314A JP 60031820 A JP60031820 A JP 60031820A JP 3182085 A JP3182085 A JP 3182085A JP S61190314 A JPS61190314 A JP S61190314A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display device
- line
- segment
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はスイッチングトランジスタと結合したマトリク
ス状の表示セグメントを有するアクティブマトリクス型
の表示装置の製造方法に関する。
ス状の表示セグメントを有するアクティブマトリクス型
の表示装置の製造方法に関する。
に）従来の技術
マトリックス状の表示セグメントを有する表示装置とし
ては、日経エレクトロニクス１９８４年１月２日号の記
事「文書と画像表示をねらうフラット・パネル・ディス
プレイ」に開示されている様に液晶表示器を用いたもの
、エレクトロ・ルミネッセンス表示器を用いたもの１等
容種の表示装置が浮石するが、現在は低消費電力大容量
化が可能である点で液晶表示器の将来性が高く評価され
ている。
ては、日経エレクトロニクス１９８４年１月２日号の記
事「文書と画像表示をねらうフラット・パネル・ディス
プレイ」に開示されている様に液晶表示器を用いたもの
、エレクトロ・ルミネッセンス表示器を用いたもの１等
容種の表示装置が浮石するが、現在は低消費電力大容量
化が可能である点で液晶表示器の将来性が高く評価され
ている。
斯様な従来の液晶表示装置の要部の平面図を第３図（ａ
）に示し、同図の）に七のＸ−Ｘ線断面図を示す。これ
等の図に於いて、（ＩＧは第１のガラス基板。
）に示し、同図の）に七のＸ−Ｘ線断面図を示す。これ
等の図に於いて、（ＩＧは第１のガラス基板。
αυ・・・は第１のガラス基板αＯ上に窒化Ｖリブンか
らなる絶縁ｌ！（１３を介して行列配置（約２５０Ｘ６
００）された透明なＩＴＯからなるセグメント電極であ
る。ｌ１３・・・は上記セグメント電極１１１）ｌＬｌ
ｌ・・・間隙の絶縁膜ｒ１２上に縦方向に複数本並列配
置したアモルファスシリコン膜ラインであり、各セグメ
ント電極（ｉｌｌ（１１）・・・の左下方のスペースに
突設した半導体動作領域α４１（１４１・・・が設けら
れている。α＄・・・は各アモルファスシリコン膜ライ
／ （１３−・・上に配置されたアルミニクム膜からな
るドレインラインであり、上記各半導体動作領域（１４
１（１４１の左側辺上に重畳したドレイン電極ｕｅａｅ
が突設されている。（１７）（１？）・・・は各半導体
動作領域（１４）（１４１・・・の右側辺上に一部重畳
したアルミニウム膜からなるソース電極であり、その右
側辺は絶縁膜ａ３上で対応する各セグメント電極（１１
）（ｌυ・・・の左下端部と接続されている。ａυ・・
・は上記セグメント電極ｆｉ１）ｆｉｌ）・・・間隙位
置を横方向に複数本並列配置されて上記第１のガラス基
板顛と絶縁膜ａ３との層間に形成され九金とクロムの２
層膜からなるゲートラインであシ、該ラインｆｉｌ・・
・には上記各ソース電極（１７１−・・とドレイン電極
儂ｅ・・・との間隙位置の半導体動作領域Ｉ下のゲート
電極０・・・が一体に突設されている。即ち１図中りで
示すドレイン電極σＧ・・・と、Ｓで示すソース電極ａ
り・・・と、Ｇで示すゲート電極ａ９・・・と、これ等
電極り、８、Ｇに結合しているアモルファスＶリコン膜
からなる半導体動作領域（１４・・・箇所とに依って薄
膜ＰＥＴ構成のスイッチングトランジスタが行列配置さ
れておυ、各セグメン） Ｑｌｌｆｉｌｌ・・・は夫々
に対応したこのスイッチングトランジスタを介してドレ
インラインｌ！９・・・に接続されるのである。（１０
０）は上記各セグメント電極α１１（１１）・・・上記
ドレインラインα９・・・及び上記スイッチングトラン
ジスタ箇所を一面に被覆した配向膜である。
らなる絶縁ｌ！（１３を介して行列配置（約２５０Ｘ６
００）された透明なＩＴＯからなるセグメント電極であ
る。ｌ１３・・・は上記セグメント電極１１１）ｌＬｌ
ｌ・・・間隙の絶縁膜ｒ１２上に縦方向に複数本並列配
置したアモルファスシリコン膜ラインであり、各セグメ
ント電極（ｉｌｌ（１１）・・・の左下方のスペースに
突設した半導体動作領域α４１（１４１・・・が設けら
れている。α＄・・・は各アモルファスシリコン膜ライ
／ （１３−・・上に配置されたアルミニクム膜からな
るドレインラインであり、上記各半導体動作領域（１４
１（１４１の左側辺上に重畳したドレイン電極ｕｅａｅ
が突設されている。（１７）（１？）・・・は各半導体
動作領域（１４）（１４１・・・の右側辺上に一部重畳
したアルミニウム膜からなるソース電極であり、その右
側辺は絶縁膜ａ３上で対応する各セグメント電極（１１
）（ｌυ・・・の左下端部と接続されている。ａυ・・
・は上記セグメント電極ｆｉ１）ｆｉｌ）・・・間隙位
置を横方向に複数本並列配置されて上記第１のガラス基
板顛と絶縁膜ａ３との層間に形成され九金とクロムの２
層膜からなるゲートラインであシ、該ラインｆｉｌ・・
・には上記各ソース電極（１７１−・・とドレイン電極
儂ｅ・・・との間隙位置の半導体動作領域Ｉ下のゲート
電極０・・・が一体に突設されている。即ち１図中りで
示すドレイン電極σＧ・・・と、Ｓで示すソース電極ａ
り・・・と、Ｇで示すゲート電極ａ９・・・と、これ等
電極り、８、Ｇに結合しているアモルファスＶリコン膜
からなる半導体動作領域（１４・・・箇所とに依って薄
膜ＰＥＴ構成のスイッチングトランジスタが行列配置さ
れておυ、各セグメン） Ｑｌｌｆｉｌｌ・・・は夫々
に対応したこのスイッチングトランジスタを介してドレ
インラインｌ！９・・・に接続されるのである。（１０
０）は上記各セグメント電極α１１（１１）・・・上記
ドレインラインα９・・・及び上記スイッチングトラン
ジスタ箇所を一面に被覆した配向膜である。
一方、（至）は第２のガラス基板であシ、その下面。
即ち第１のガラス基板顛と対向する面には一面に共通電
極（２ｎ、配向膜（２００）が順次形成されている。
極（２ｎ、配向膜（２００）が順次形成されている。
（至）は上記両基板顛、（至）間即ち両配向膜（１００
）、（２００）間に封入された液晶物質であり。
）、（２００）間に封入された液晶物質であり。
各マトリクスセグメンＦ毎に上記スイッチングトランジ
スタがＯＮする事に依って表示信号、即ち液晶励起電圧
が印加される第１のガラス基板（１Ｇのセグメント電極
（１１１１１所の液晶物質■が電気光学効果を引き起こ
す事となる。
スタがＯＮする事に依って表示信号、即ち液晶励起電圧
が印加される第１のガラス基板（１Ｇのセグメント電極
（１１１１１所の液晶物質■が電気光学効果を引き起こ
す事となる。
斯様な従来の表示装置ｌｌを製造する時、特に第１のガ
ラス基板α〔側に於いては、ゲート電極Ｕ＠を有するゲ
ートラインａ８）、絶縁膜σり、半導体動作値ｆｉ署を
有するアモルファスシリコン膜ライン０．ドレイン電極
（ｌｅｔ有するドレインライン（１１１並びにソース電
極（Ｌで、セグメント電極■、及び配向膜（１００）の
成膜を夫々順次行なわねばならず、この為のマスク数が
多く、製造工程が複雑になる欠点があった。
ラス基板α〔側に於いては、ゲート電極Ｕ＠を有するゲ
ートラインａ８）、絶縁膜σり、半導体動作値ｆｉ署を
有するアモルファスシリコン膜ライン０．ドレイン電極
（ｌｅｔ有するドレインライン（１１１並びにソース電
極（Ｌで、セグメント電極■、及び配向膜（１００）の
成膜を夫々順次行なわねばならず、この為のマスク数が
多く、製造工程が複雑になる欠点があった。
（ハ）発明が解決しようとする問題点
本発明は上述の点に鑑みてなされ、製造工程の簡略化を
図った表示装置の製造方法を提供するものである。
図った表示装置の製造方法を提供するものである。
に）問題点を解決する為の手段
本発明の表示装置の製造方法は、ゲートラインと同時に
表示セグメント電極を成膜形成するものである。
表示セグメント電極を成膜形成するものである。
（ホ）作 用
本発明方法に依れば、一枚のマスクを用いて。
ゲートラインをパターンニング形成する時に同時に表示
セグメント電極をパターンニング形成でき。
セグメント電極をパターンニング形成でき。
単独の表示セグメント形成の為の新九な成膜が解消され
その為のマスクも不要となる。
その為のマスクも不要となる。
（へ）実施例
第４図に本発明方法に係る液晶表示装置の一実施例断面
図を示す。同図の表示装置は最初にガラス基板α〔上に
Ｉ’Ｉ’Ｏからなる膜厚１０００又程度の透明膜を成課
し、それをパターニングしてゲート電極０を有するゲー
トラインとセグメント電極ａυとを同時に形成したもの
である。この後、セグメント電極α１′ｓ所を除いて膜
厚４０００Ａ程度の変化シリコンからなる絶縁膜（１２
’が形成され、続いて膜厚１０００Ａ程度のアモルファ
スシリフン膜ライン（１３，膜厚１３００Ａ程度のアル
ミニウムからなるドレイン電極ａｓを有するドレインラ
インα９並びにソース電極ａ１が順次積層形成されるの
である。
図を示す。同図の表示装置は最初にガラス基板α〔上に
Ｉ’Ｉ’Ｏからなる膜厚１０００又程度の透明膜を成課
し、それをパターニングしてゲート電極０を有するゲー
トラインとセグメント電極ａυとを同時に形成したもの
である。この後、セグメント電極α１′ｓ所を除いて膜
厚４０００Ａ程度の変化シリコンからなる絶縁膜（１２
’が形成され、続いて膜厚１０００Ａ程度のアモルファ
スシリフン膜ライン（１３，膜厚１３００Ａ程度のアル
ミニウムからなるドレイン電極ａｓを有するドレインラ
インα９並びにソース電極ａ１が順次積層形成されるの
である。
この様にセグメント電極（１１１の為の単独の成膜。
レジストパターン形成、エツチング、レジストパターン
除去等の処理が不要となるので、斯る表示装置の製造工
程は大巾に簡略化されている。
除去等の処理が不要となるので、斯る表示装置の製造工
程は大巾に簡略化されている。
斯様な表示装置に於いて、高集積化を図る上で。
ゲートラインの抵抗を下げなければならない場合に於い
ては、ゲート電極（１９を有するゲートライン七ＩＴＯ
と金との２１１１構造とするのが好ましい。
ては、ゲート電極（１９を有するゲートライン七ＩＴＯ
と金との２１１１構造とするのが好ましい。
即ち、ゲートラインの低抵抗化を金層にて実現し、セグ
メント電極ａ６では金層を除去してＩＴＯＷＩＩｔ″残
存せしめて透明電極を実現するのである。
メント電極ａ６では金層を除去してＩＴＯＷＩＩｔ″残
存せしめて透明電極を実現するのである。
この場合の本発明の製造方法を第２図（５ｋ）（ｆｉ）
（０）に基づいて説明する。先ず同図（ａ）に示す如く
ガラスエツチング処理してゲート電極αｉを有するゲー
トラインとセグメント電極住９とを形成する。その後第
１図の場合と同様に絶縁膜（１３’、アモルファスシリ
コン膜ラインα３．及びドレインラインａ９並びにソー
ス電極ａｎｔ形成する。この時セグメント電極σｄとソ
ース電極ａηとの電気的接続はＩＴＯ＠（ロ）とス アルミニウムのソっ！極αＤとの間に、アルミニウムと
の電気的接触性に秀れた金層０が介在している。
（０）に基づいて説明する。先ず同図（ａ）に示す如く
ガラスエツチング処理してゲート電極αｉを有するゲー
トラインとセグメント電極住９とを形成する。その後第
１図の場合と同様に絶縁膜（１３’、アモルファスシリ
コン膜ラインα３．及びドレインラインａ９並びにソー
ス電極ａｎｔ形成する。この時セグメント電極σｄとソ
ース電極ａηとの電気的接続はＩＴＯ＠（ロ）とス アルミニウムのソっ！極αＤとの間に、アルミニウムと
の電気的接触性に秀れた金層０が介在している。
さらに、同図ｅ）に於いて、（ト）はドレイン電極−を
有するドレインラインとソース電極（ｌ？）とをエツチ
ング処理してパターンニングする為に用いられたレジス
ト層であり、このレジスト層（Ｒ）をそのまま残存せし
めておく。そして同図（至）に示す如く残存したレジス
ト層（６）を用いてアルミニウムの電極１ｅ（１７）を
保護した状態で、沃素系エッチャントを用いてソース電
極ａＬａと接触していない箇所のセグメント電極（Ｌ「
の金層０を除去する。その後、上記レジスト層＠を除去
して同図（（りＫ示す如き構成をもつ表示装置が得られ
る。
有するドレインラインとソース電極（ｌ？）とをエツチ
ング処理してパターンニングする為に用いられたレジス
ト層であり、このレジスト層（Ｒ）をそのまま残存せし
めておく。そして同図（至）に示す如く残存したレジス
ト層（６）を用いてアルミニウムの電極１ｅ（１７）を
保護した状態で、沃素系エッチャントを用いてソース電
極ａＬａと接触していない箇所のセグメント電極（Ｌ「
の金層０を除去する。その後、上記レジスト層＠を除去
して同図（（りＫ示す如き構成をもつ表示装置が得られ
る。
上述の実施例に於いてはＩ’ｌ’Ｏ層０と金層（ロ）と
の２層構造のゲートライン及びソース電極ａηの接触箇
所のセグメント電極ａカを示したが、Ｉ’Ｉ’Ｏ層（ロ
）と金層（ロ）との間の電気的な接触性に問題がある（
ト）） 発明の効果 本発明の表示装置の製造方法は、ゲートラインと同時に
表示セグメント電極を成膜形成するものであるので、一
枚のマスクを用いて、ゲートラインをパターンニング形
成する時に同時に表示セグメント電極をパターンニング
形成でき、単独の表示セグメント形成の為の新たな成膜
処理が不要となり、この為のマスクの削減が図れる。従
って。
の２層構造のゲートライン及びソース電極ａηの接触箇
所のセグメント電極ａカを示したが、Ｉ’Ｉ’Ｏ層（ロ
）と金層（ロ）との間の電気的な接触性に問題がある（
ト）） 発明の効果 本発明の表示装置の製造方法は、ゲートラインと同時に
表示セグメント電極を成膜形成するものであるので、一
枚のマスクを用いて、ゲートラインをパターンニング形
成する時に同時に表示セグメント電極をパターンニング
形成でき、単独の表示セグメント形成の為の新たな成膜
処理が不要となり、この為のマスクの削減が図れる。従
って。
この種表示装置の製造コストの低減が望める。
【図面の簡単な説明】
第１図は本発明の表示装置の製造方法に依って製造され
た液晶表示装置の要部断面図、ｔ＄２図（ａ）（至）（
０）は本発明の製造方法を工程順に示した液晶表示装置
の要部断面図、１１に３図（ＩＩ）（１））は従来の液
晶表示装置の平面図及び断面図である。 モルファスシリコン膜ライン、α４・・・半導体動作領
域、 （１５・・・ドレインライン、 ｒｌｅ・・・ド
レイン電極、 （１７）・・・ソース電極、ａ・・・・
ゲートライン、（１９（１９・・・ゲート電極、 （Ｄ
）・・・Ｉ’ｒＯ層、（ロ）・・・金層。
た液晶表示装置の要部断面図、ｔ＄２図（ａ）（至）（
０）は本発明の製造方法を工程順に示した液晶表示装置
の要部断面図、１１に３図（ＩＩ）（１））は従来の液
晶表示装置の平面図及び断面図である。 モルファスシリコン膜ライン、α４・・・半導体動作領
域、 （１５・・・ドレインライン、 ｒｌｅ・・・ド
レイン電極、 （１７）・・・ソース電極、ａ・・・・
ゲートライン、（１９（１９・・・ゲート電極、 （Ｄ
）・・・Ｉ’ｒＯ層、（ロ）・・・金層。
Claims (1)
- １）並列配置された複数本のゲートラインと、該ゲート
ライン上に層間絶縁膜を介して並列配置された複数本の
ドレインラインとが交差し、このマトリクス状の各交差
点にてＦＥＴからなるスイッチングトランジスタを構成
してなり、該各トランジスタのソース側に表示セグメン
ト電極を結合してなる表示装置の製造方法に於いて、上
記ゲートラインと同時に上記表示セグメント電極を成膜
形成する事を特徴とした表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031820A JPS61190314A (ja) | 1985-02-20 | 1985-02-20 | 表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031820A JPS61190314A (ja) | 1985-02-20 | 1985-02-20 | 表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190314A true JPS61190314A (ja) | 1986-08-25 |
Family
ID=12341721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031820A Pending JPS61190314A (ja) | 1985-02-20 | 1985-02-20 | 表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276526A (ja) * | 1986-05-26 | 1987-12-01 | Casio Comput Co Ltd | アクテイブマトリクス液晶表示装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS60100173A (ja) * | 1983-11-07 | 1985-06-04 | セイコーインスツルメンツ株式会社 | 液晶表示装置の製造方法 |
-
1985
- 1985-02-20 JP JP60031820A patent/JPS61190314A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128382A (en) * | 1981-02-02 | 1982-08-09 | Canon Kk | Electrooptical display device |
| JPS60100173A (ja) * | 1983-11-07 | 1985-06-04 | セイコーインスツルメンツ株式会社 | 液晶表示装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276526A (ja) * | 1986-05-26 | 1987-12-01 | Casio Comput Co Ltd | アクテイブマトリクス液晶表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8198630B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH0436368B2 (ja) | ||
| JPH0534718A (ja) | 液晶表示装置 | |
| JPH0213928A (ja) | 薄膜トランジスタアレイ | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| US6362493B1 (en) | Field-effect transistor and fabrication method thereof and image display apparatus | |
| JPH0682832A (ja) | 表示装置 | |
| JPS61190314A (ja) | 表示装置の製造方法 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH0568708B2 (ja) | ||
| JPS61145867A (ja) | マトリクス型薄膜トランジスタ基板 | |
| JPWO2006064887A1 (ja) | 表示用制御基板およびその製造方法、液晶表示パネル、電子情報機器 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPS61134786A (ja) | 表示装置 | |
| JPS62205390A (ja) | 表示装置用基板 | |
| JPS60164790A (ja) | 固体表示装置 | |
| JPH0473764B2 (ja) | ||
| JPS60177381A (ja) | 固体表示装置の作製方法 | |
| KR0127333Y1 (ko) | 박막 트랜지스터 | |
| JPH08160452A (ja) | アクティブマトリクス基板 | |
| JPS63253985A (ja) | 液晶表示アクティブマトリックス基板 | |
| JPH1048666A (ja) | 液晶表示装置及びその製造方法 |