JPS61189631A - アモルフアス半導体膜の製造方法 - Google Patents
アモルフアス半導体膜の製造方法Info
- Publication number
- JPS61189631A JPS61189631A JP2998385A JP2998385A JPS61189631A JP S61189631 A JPS61189631 A JP S61189631A JP 2998385 A JP2998385 A JP 2998385A JP 2998385 A JP2998385 A JP 2998385A JP S61189631 A JPS61189631 A JP S61189631A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor film
- amorphous semiconductor
- bias voltage
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光CVD法により基板上にアモルファス半
導体膜を形成するアモルファス半導体膜の製造方法に関
する。
導体膜を形成するアモルファス半導体膜の製造方法に関
する。
一般に、基板上にアモルファス半導体膜を形成する手法
としてプラズマCVD法がよく知られているが、プラズ
マCVD法の場合、高エネルギ荷電粒子が膜を衝撃して
膜に損傷を与えるおそれがあり、膜質の低下を招くとい
う問題があるため、最近、光eV−1)法によるアモル
ファス半導体膜の製造方法が提案されている。
としてプラズマCVD法がよく知られているが、プラズ
マCVD法の場合、高エネルギ荷電粒子が膜を衝撃して
膜に損傷を与えるおそれがあり、膜質の低下を招くとい
う問題があるため、最近、光eV−1)法によるアモル
ファス半導体膜の製造方法が提案されている。
すなわち、光CVD法によるアモルファス半導体膜の製
造方法とは、第3図に示すように、反応室(1)の天面
を光照射窓としての石英板(2)により閉塞し、石英板
(2)を介して水銀燈などの光源(3)により反応室(
1)内に紫外線を照射し、反応室H1内に導入されたジ
シラン(Si2H6)等の原料ガスを前記紫外線のエネ
ルギーにより分解して反応室fil内の下端部に配設さ
れた基板(4)上にアモルファスシリコン(Si)等の
アモルファス半導体膜を形成するものである。
造方法とは、第3図に示すように、反応室(1)の天面
を光照射窓としての石英板(2)により閉塞し、石英板
(2)を介して水銀燈などの光源(3)により反応室(
1)内に紫外線を照射し、反応室H1内に導入されたジ
シラン(Si2H6)等の原料ガスを前記紫外線のエネ
ルギーにより分解して反応室fil内の下端部に配設さ
れた基板(4)上にアモルファスシリコン(Si)等の
アモルファス半導体膜を形成するものである。
そして、第30回応用物理学関係連合講演会講演予稿集
345頁、 6P’−A−17、東京工業大学井上氏他
による「Si2H6ガスを用いた光CVDアモルファス
Siの形成」に報告されているように、温度制御された
水銀タンク上を通口て反応ガスである10%He希釈ジ
シランガスを増感材である水銀蒸気とともに反応室内に
導入し、全圧1〜数’rorr 、水銀分圧l m−−
数m Torr 、基板温度300°Cの条件下で、光
源としての低圧水銀ランプによる2537 Aの紫外線
を照射することにより、77°Kにおけるフォトルミネ
センススペクトルがグロー放電による膜と似たスペクト
ルを有し、そのピーク値が1.35〜1.42 evの
品質の優れたアモルファス8i膜が得られている。
345頁、 6P’−A−17、東京工業大学井上氏他
による「Si2H6ガスを用いた光CVDアモルファス
Siの形成」に報告されているように、温度制御された
水銀タンク上を通口て反応ガスである10%He希釈ジ
シランガスを増感材である水銀蒸気とともに反応室内に
導入し、全圧1〜数’rorr 、水銀分圧l m−−
数m Torr 、基板温度300°Cの条件下で、光
源としての低圧水銀ランプによる2537 Aの紫外線
を照射することにより、77°Kにおけるフォトルミネ
センススペクトルがグロー放電による膜と似たスペクト
ルを有し、そのピーク値が1.35〜1.42 evの
品質の優れたアモルファス8i膜が得られている。
しかし、前記した光OVD法の場合、アモルファス半導
体膜の形成途中において、窓としての石英板(2)にも
Si膜が付着するため、石英板(2]を透過する紫外線
の透過率が低下して基板(4)上のアモルファス半導体
膜の成膜速度が低下するという問題がある。
体膜の形成途中において、窓としての石英板(2)にも
Si膜が付着するため、石英板(2]を透過する紫外線
の透過率が低下して基板(4)上のアモルファス半導体
膜の成膜速度が低下するという問題がある。
この発明は、前記の点に留意してなされたものであり、
光エネルギーにより反応室内の半導体元素を含む反応ガ
スを分解して前記反応室内の基板上にアモルファス半導
体膜を形成する光CVD法によるアモルファス半導体膜
の製造方法において、前記基板にバイアス電圧を印加す
ることを特徴とするアモルファス半導体膜の製造方法で
ある。
光エネルギーにより反応室内の半導体元素を含む反応ガ
スを分解して前記反応室内の基板上にアモルファス半導
体膜を形成する光CVD法によるアモルファス半導体膜
の製造方法において、前記基板にバイアス電圧を印加す
ることを特徴とするアモルファス半導体膜の製造方法で
ある。
したがって、この発明のアモルファス半導体膜の製造方
法では、光エネルギーにより反応ガスが分解されて生じ
るイオン化した半導体原子が、バイアス電圧の印加され
た基板側に吸引されて堆積し、基板上にアモルファス半
導体膜が形成される。
法では、光エネルギーにより反応ガスが分解されて生じ
るイオン化した半導体原子が、バイアス電圧の印加され
た基板側に吸引されて堆積し、基板上にアモルファス半
導体膜が形成される。
つぎに、この発明の実施例を示す第1図および第2図に
ついて説明する。
ついて説明する。
(実施例1)
まず、実施例1を示す第1図について説明する。
第1図において、第3図と同一記号は同一のものもしく
は相当するものを示し、第3図と異なる点は、反応室(
1)を導電材により形成し、光源(3)に水銀燈を使用
し、反応ガスにジシラン(8izHs)を用い、反応室
(1)および基板(4)にバイアス用電源(5)の正、
負出力端子を接続して基板(4)に負のバイアス電圧を
印加するようにした点である。
は相当するものを示し、第3図と異なる点は、反応室(
1)を導電材により形成し、光源(3)に水銀燈を使用
し、反応ガスにジシラン(8izHs)を用い、反応室
(1)および基板(4)にバイアス用電源(5)の正、
負出力端子を接続して基板(4)に負のバイアス電圧を
印加するようにした点である。
このとき、基板(4]にバイアス電圧を印加するため、
紫外線エネルギーによる反応ガスの分解により生じるイ
オン化したSi原子が基板(4)に吸引され、石英板(
2)への8i膜の付着が防止される。
紫外線エネルギーによる反応ガスの分解により生じるイ
オン化したSi原子が基板(4)に吸引され、石英板(
2)への8i膜の付着が防止される。
そして、反応圧力を3.3Torrとし、基板(4)に
バイアス電圧を印加しない場合、および−+00Vのバ
イアス電圧を印加した場合の基板(4)上のアモルファ
ス8i膜の成膜速度を測定した結果、バイアス電圧を印
加しない場合的0.5A/secであったものが、バイ
アス電圧を印加した場合にはバイアス電圧を印加しない
場合のほぼ3倍の約1.5 A /(3)となった。
バイアス電圧を印加しない場合、および−+00Vのバ
イアス電圧を印加した場合の基板(4)上のアモルファ
ス8i膜の成膜速度を測定した結果、バイアス電圧を印
加しない場合的0.5A/secであったものが、バイ
アス電圧を印加した場合にはバイアス電圧を印加しない
場合のほぼ3倍の約1.5 A /(3)となった。
(実施例2)
つぎに、実施例2を示す第2図について説明する。
第2図において、第1図と同一記号は同一のものを示し
、第1図と異なる点は、反応室(1)の周囲に上方に行
くに従って次第に粗になるように磁界発生用コイル(6
)を第2図に示す向きに巻回し、磁界の強さが反応室+
11の下端部において強く反応室(1)の上端部におい
て弱い磁界を反応室(1)内に形成した点である。
、第1図と異なる点は、反応室(1)の周囲に上方に行
くに従って次第に粗になるように磁界発生用コイル(6
)を第2図に示す向きに巻回し、磁界の強さが反応室+
11の下端部において強く反応室(1)の上端部におい
て弱い磁界を反応室(1)内に形成した点である。
このとき、コイル(6)による磁束密度が基板(4)の
近辺において密になるため、紫外線エネルギーによる反
応ガスの分解により生じるイオン化したS1原子が、よ
り基板(4)の表面に集中されることになる。
近辺において密になるため、紫外線エネルギーによる反
応ガスの分解により生じるイオン化したS1原子が、よ
り基板(4)の表面に集中されることになる。
そして、コイル(6)による磁界の強さが反応室(1)
の下端部で500ガウス、反応室(1)の上端部で50
ガウスとし、第1図の場合と同様に、反応圧力を0.3
Torrとし、電源(5)により基板(4)に−】00
vのバイアス電圧を印加したときの基板(4)上のアモ
ルファスSi膜の成膜速度を測定した結果、磁界を形成
せずに基板(4)にバイアス電圧のみを印加した場合の
ほぼ2倍に相当する約8.OA / 1lecとなった
。
の下端部で500ガウス、反応室(1)の上端部で50
ガウスとし、第1図の場合と同様に、反応圧力を0.3
Torrとし、電源(5)により基板(4)に−】00
vのバイアス電圧を印加したときの基板(4)上のアモ
ルファスSi膜の成膜速度を測定した結果、磁界を形成
せずに基板(4)にバイアス電圧のみを印加した場合の
ほぼ2倍に相当する約8.OA / 1lecとなった
。
以上のように、この発明のアモルファス半導体膜の製造
方法によると、基板(4)にバイアス電圧を印加するこ
とにより、光エネルギーによる反応ガスの分解により生
じる半導体原子が基板(4)に吸引ス半導体膜の成膜速
度の向上を図ることが可能となり、その効果は非常に顕
著である。
方法によると、基板(4)にバイアス電圧を印加するこ
とにより、光エネルギーによる反応ガスの分解により生
じる半導体原子が基板(4)に吸引ス半導体膜の成膜速
度の向上を図ることが可能となり、その効果は非常に顕
著である。
また、光CVD法によるアモルファス半導体膜の形成で
あるため、従来のプラズマCVD法の場合に比べて装置
が簡単で済み、しかも制御が容易で大面積化に適すると
いう利点がある。
あるため、従来のプラズマCVD法の場合に比べて装置
が簡単で済み、しかも制御が容易で大面積化に適すると
いう利点がある。
第1図および第2図はそれぞれこの発明のアモルファス
半導体膜の製造方法の実施例1および実施例2の正面図
、第3図は従来のアモルファス半導体膜の製造方法にお
ける製造装置の正面図である。 (1)・・反応室、(3)・・・光源、(4)・・・基
板、(5)・・・バイアス用電源。
半導体膜の製造方法の実施例1および実施例2の正面図
、第3図は従来のアモルファス半導体膜の製造方法にお
ける製造装置の正面図である。 (1)・・反応室、(3)・・・光源、(4)・・・基
板、(5)・・・バイアス用電源。
Claims (1)
- (1)光エネルギーにより反応室内の半導体元素を含む
反応ガスを分解して前記反応室内の基板上にアモルファ
ス半導体膜を形成する光CVD法によるアモルファス半
導体膜の製造方法において、前記基板にバイアス電圧を
印加することを特徴とするアモルファス半導体膜の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2998385A JPS61189631A (ja) | 1985-02-18 | 1985-02-18 | アモルフアス半導体膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2998385A JPS61189631A (ja) | 1985-02-18 | 1985-02-18 | アモルフアス半導体膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61189631A true JPS61189631A (ja) | 1986-08-23 |
Family
ID=12291193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2998385A Pending JPS61189631A (ja) | 1985-02-18 | 1985-02-18 | アモルフアス半導体膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61189631A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008510A1 (ja) * | 2002-07-10 | 2004-01-22 | Tsukishima Kikai Co.,Ltd | 基板の表面処理方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710920A (en) * | 1980-06-23 | 1982-01-20 | Canon Inc | Film forming process |
-
1985
- 1985-02-18 JP JP2998385A patent/JPS61189631A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710920A (en) * | 1980-06-23 | 1982-01-20 | Canon Inc | Film forming process |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004008510A1 (ja) * | 2002-07-10 | 2004-01-22 | Tsukishima Kikai Co.,Ltd | 基板の表面処理方法 |
GB2406713A (en) * | 2002-07-10 | 2005-04-06 | Yuji Takakuwa | Surface treating method for substrate |
GB2406713B (en) * | 2002-07-10 | 2006-04-26 | Yuji Takakuwa | Surface treating method for substrate |
CN100355029C (zh) * | 2002-07-10 | 2007-12-12 | 月岛机械株式会社 | 基板的表面处理方法 |
KR100979192B1 (ko) * | 2002-07-10 | 2010-08-31 | 츠키시마기카이가부시키가이샤 | 기판의 표면처리방법 |
US7871677B2 (en) | 2002-07-10 | 2011-01-18 | Yuji Takakuwa | Surface treating method for substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6627268B1 (en) | Sequential ion, UV, and electron induced chemical vapor deposition | |
US4818560A (en) | Method for preparation of multi-layer structure film | |
EP0477890B1 (en) | Processing method and apparatus | |
JPS60117711A (ja) | 薄膜形成装置 | |
JPS60117712A (ja) | 薄膜形成方法 | |
JPS61189631A (ja) | アモルフアス半導体膜の製造方法 | |
JP2708864B2 (ja) | 非晶質半導体の生成方法 | |
JPH0774110A (ja) | プラズマcvd成膜方法 | |
JPH08143393A (ja) | 電子放出膜およびその作成方法 | |
JPH0587171B2 (ja) | ||
JPS6273622A (ja) | 非晶質半導体膜の形成方法 | |
JPS59216625A (ja) | 光化学気相成長法 | |
JPS6383271A (ja) | ダイヤモンド状炭素膜の製造法 | |
JPS59205471A (ja) | 被処理物品の表面に黒色被膜を形成する方法 | |
JPS62180074A (ja) | プラズマcvd法による堆積膜形成方法 | |
JP2562662B2 (ja) | アモルフアスシリコン膜の形成方法 | |
JPS62174383A (ja) | 薄膜堆積装置 | |
JPS619577A (ja) | プラズマ化学気相成長法 | |
JPS5966045A (ja) | 表面改質装置 | |
JPS6277465A (ja) | アモルフアスシリコン成膜法 | |
JPS60176224A (ja) | プラズマ化学気相成長法 | |
JPH02119125A (ja) | アモルファスシリコンゲルマニウム薄膜の製造方法 | |
JPH04367222A (ja) | 非単結晶シリコン膜の成膜方法及びその装置 | |
JPS6047474A (ja) | アモルファスシリコン太陽電池 | |
JPH0282616A (ja) | a−sic:H薄膜の形成方法 |