JPS61184985A - 文字信号取込回路 - Google Patents
文字信号取込回路Info
- Publication number
- JPS61184985A JPS61184985A JP60024814A JP2481485A JPS61184985A JP S61184985 A JPS61184985 A JP S61184985A JP 60024814 A JP60024814 A JP 60024814A JP 2481485 A JP2481485 A JP 2481485A JP S61184985 A JPS61184985 A JP S61184985A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- pulse signal
- character
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は文字放送受信機において複合映像信号中に重畳
された文字信号からＦＣ（フレーミングコード）信号に
つづく文字図形データを取り込む文字信号取込回路に関
するものである。
された文字信号からＦＣ（フレーミングコード）信号に
つづく文字図形データを取り込む文字信号取込回路に関
するものである。
従来の技術
第２図は従来の文字信号取込回路のブロック図を示すも
のであり、２１は文字信号を′１″。
のであり、２１は文字信号を′１″。
′０”に変換したスライスデータが入力されるスライス
データ入力端子、２２は前記スライスデータのサンプリ
ングを行なうクロックが入力されるサンプリングクロッ
ク信号入力端子、２３は前記スライスデータを直並列変
換する直並列変換回路、２４はＦＣ（フレーミングコー
ド、以下ＦＣと略す）信号を検出するＦＣ検出回路、２
６はフリップフロップ、２６は前記サンプリングクロッ
クをゲートするアンドゲート、２７はラッチ、２８は文
字図形データを貯えるメモリ、２９は分周回路（８分周
）、３０は前記メモリにデータを格納する時のメモリの
アドレスを与えるアドレス発生回路を表わす。
データ入力端子、２２は前記スライスデータのサンプリ
ングを行なうクロックが入力されるサンプリングクロッ
ク信号入力端子、２３は前記スライスデータを直並列変
換する直並列変換回路、２４はＦＣ（フレーミングコー
ド、以下ＦＣと略す）信号を検出するＦＣ検出回路、２
６はフリップフロップ、２６は前記サンプリングクロッ
クをゲートするアンドゲート、２７はラッチ、２８は文
字図形データを貯えるメモリ、２９は分周回路（８分周
）、３０は前記メモリにデータを格納する時のメモリの
アドレスを与えるアドレス発生回路を表わす。
また第３図は前記第２図の動作時の信号波形を示すもの
で、第３図（−）は、第２図のスライスデータ入力端子
２１に加えられるスライスデータ波形、第３図Φ）はサ
ンプリングクロック信号入力端子２２に加えられるサン
プリングクロック信号波形、第３図（Ｃ）はＦＣ検出回
路２４の出力であるＶＣ，：ルス信号波形、第３図（ｄ
）はフリップ７０ツグ２６の出力であるゲート信号波形
、第３図（ｅ）はアンドゲート２６の出力であるクロッ
ク信号波形、第３図（ｆ）は分周回路２９の出力である
分周信号（８分周）を表わす。
で、第３図（−）は、第２図のスライスデータ入力端子
２１に加えられるスライスデータ波形、第３図Φ）はサ
ンプリングクロック信号入力端子２２に加えられるサン
プリングクロック信号波形、第３図（Ｃ）はＦＣ検出回
路２４の出力であるＶＣ，：ルス信号波形、第３図（ｄ
）はフリップ７０ツグ２６の出力であるゲート信号波形
、第３図（ｅ）はアンドゲート２６の出力であるクロッ
ク信号波形、第３図（ｆ）は分周回路２９の出力である
分周信号（８分周）を表わす。
以上のように構成された従来の文字信号取込回路の動作
について説明する。第３図（ａ）に示すスライスデータ
は第２図のスライスデータ入力端子２１へ加えられたの
ち、直並列変換回路２３に加えられる。一方サンプリン
グクロック信号（第３図Φ））はサンプリングクロック
信号入力端子２２に加えられた後、前記直並列変換回路
２３ならびにアンドゲート２６へ加えられる。直並列変
換回路２３では前記スライスデータ（第３図（ａ））を
、サンプリングクロック信号（第３図（ｂ））でサンプ
ルし直列データから１ビツト毎に８ピツトの並列データ
に変換し、ラッチ２７とＦＣ検出回路２４へ供給する。
について説明する。第３図（ａ）に示すスライスデータ
は第２図のスライスデータ入力端子２１へ加えられたの
ち、直並列変換回路２３に加えられる。一方サンプリン
グクロック信号（第３図Φ））はサンプリングクロック
信号入力端子２２に加えられた後、前記直並列変換回路
２３ならびにアンドゲート２６へ加えられる。直並列変
換回路２３では前記スライスデータ（第３図（ａ））を
、サンプリングクロック信号（第３図（ｂ））でサンプ
ルし直列データから１ビツト毎に８ピツトの並列データ
に変換し、ラッチ２７とＦＣ検出回路２４へ供給する。
ＦＣ検出回路２４は前記１ビツト毎にシフトする並列デ
ータから、第３図（ａ）に示す１１１゜０１ｏ１の１”
、ｎｏ”の連続した８ピツトのＦＣ信号を１ビット誤り
まで訂正し、その検出結果を第３図（Ｃ）に示す位置で
ＦＣパルス信号として、フリップフロップ２５に供給す
る（ＦＣ信号はその信号以降が文字図形データであるこ
とを示すバイト同期信号であり、データの１ピット誤り
まで訂正し、２ピット誤りまで検出する機能を有してい
る。ＦＣ検出回路２４もこれに準じた動作を行なってい
る。また３ピット誤り以上に関しては上記の機能は全く
有しない。）。次にフリップフロップ２５ではＦＣパル
ス信号の後縁でゲート信号（第３図（ｄ））を出力し、
アンドゲート２６に供給する。アンドゲート２６ではサ
ンプリングクロック信号（第３図（ｂ） ）とゲート信
号（第３図（ｄ））をゲートしクロック信号（第３図（
ｅ））として分周回路２９へ供給する。分周回路２９で
はクロック信号（第３図（ｅ））を８分周し、分周信号
（第３図（１））としてラッチ２７および、アドレス発
生回路２゜へ供給する。ラッチ２７は直並列変換回路２
３の出力である並列データをラッチしメモリ２８へ、ア
ドレス発生回路３ｏは分周回路２９からの出力である分
周信号（第３図（ｆ））からメモリのアドレスを発生し
て、おのおのメモリ２８へ供給する。
ータから、第３図（ａ）に示す１１１゜０１ｏ１の１”
、ｎｏ”の連続した８ピツトのＦＣ信号を１ビット誤り
まで訂正し、その検出結果を第３図（Ｃ）に示す位置で
ＦＣパルス信号として、フリップフロップ２５に供給す
る（ＦＣ信号はその信号以降が文字図形データであるこ
とを示すバイト同期信号であり、データの１ピット誤り
まで訂正し、２ピット誤りまで検出する機能を有してい
る。ＦＣ検出回路２４もこれに準じた動作を行なってい
る。また３ピット誤り以上に関しては上記の機能は全く
有しない。）。次にフリップフロップ２５ではＦＣパル
ス信号の後縁でゲート信号（第３図（ｄ））を出力し、
アンドゲート２６に供給する。アンドゲート２６ではサ
ンプリングクロック信号（第３図（ｂ） ）とゲート信
号（第３図（ｄ））をゲートしクロック信号（第３図（
ｅ））として分周回路２９へ供給する。分周回路２９で
はクロック信号（第３図（ｅ））を８分周し、分周信号
（第３図（１））としてラッチ２７および、アドレス発
生回路２゜へ供給する。ラッチ２７は直並列変換回路２
３の出力である並列データをラッチしメモリ２８へ、ア
ドレス発生回路３ｏは分周回路２９からの出力である分
周信号（第３図（ｆ））からメモリのアドレスを発生し
て、おのおのメモリ２８へ供給する。
そしてメモリ２８はラッチ２７でラッチされた並列デー
タをアドレス発生回路３０の出力であるアドレスに応じ
て必要数（例えば３４バイト／１水平走査期間）メモリ
内に貯える。
タをアドレス発生回路３０の出力であるアドレスに応じ
て必要数（例えば３４バイト／１水平走査期間）メモリ
内に貯える。
発明が解決しようとする問題点
しかしながら上記のような構成では、第３図（ａ）に示
すＦＣ信号が外乱により欠落した場合、第２図２４のＦ
Ｃ検出回路の出力であるＦＣパルス信号（第３図（Ｃ）
）が出力されず、それ以降の文字信号データが正しくて
も、メモリ２８内に全く取り込めず、大きなデータ欠落
を生じ、文字図形を表示する際大きな傷となって画面上
に表われるという問題を有していた。
すＦＣ信号が外乱により欠落した場合、第２図２４のＦ
Ｃ検出回路の出力であるＦＣパルス信号（第３図（Ｃ）
）が出力されず、それ以降の文字信号データが正しくて
も、メモリ２８内に全く取り込めず、大きなデータ欠落
を生じ、文字図形を表示する際大きな傷となって画面上
に表われるという問題を有していた。
本発明はかかる点に鑑み、前記ＦＣパルス信号が外乱に
より欠落した場合でも前記ＦＣ信号につづく文字図形デ
ータを取り込むことを可能とした文字信号取込回路を提
供することを目的とする。
より欠落した場合でも前記ＦＣ信号につづく文字図形デ
ータを取り込むことを可能とした文字信号取込回路を提
供することを目的とする。
問題点を解決するだめの手段
本発明は、文字図形信号を取り込む時に用いるタイミン
グパルス信号としてＦＣパルス信号もしくは外部パルス
信号のいずれかを用いる文字信号取込回路である。
グパルス信号としてＦＣパルス信号もしくは外部パルス
信号のいずれかを用いる文字信号取込回路である。
作 用
本発明は前記した構成により、複合映像信号中の文字信
号から文字図形データを取り込む時、ＦＣ信号が外乱に
より欠落しＦＣパルス信号が欠落した場合でも、欠落し
たＦＣパルス信号が発生する位置にＦＣパルス信号と同
一のパルス信号を外部から供給することにより、文字図
形データの欠落を防ぎ正しくメモリに取り込む。
号から文字図形データを取り込む時、ＦＣ信号が外乱に
より欠落しＦＣパルス信号が欠落した場合でも、欠落し
たＦＣパルス信号が発生する位置にＦＣパルス信号と同
一のパルス信号を外部から供給することにより、文字図
形データの欠落を防ぎ正しくメモリに取り込む。
実施例
第１図は本発明の一実施例における文字信号取込回路の
ブロック図を示すものである。第１図において、１はス
ライスデータ入力端子、２はサンプリングクロック信号
入力端子、３は直並列変換回路、４はＦＣ検出回路、６
は外部パルス信号入力端子、６はオアゲート、７はフリ
ップフロップ、８はアンドゲート、９はラッチ、１ｏは
メモリ、１１は分周回路、そして１２はアドレス発生回
路を表わす。
ブロック図を示すものである。第１図において、１はス
ライスデータ入力端子、２はサンプリングクロック信号
入力端子、３は直並列変換回路、４はＦＣ検出回路、６
は外部パルス信号入力端子、６はオアゲート、７はフリ
ップフロップ、８はアンドゲート、９はラッチ、１ｏは
メモリ、１１は分周回路、そして１２はアドレス発生回
路を表わす。
以上のように構成された本実施例の文字信号取込回路に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
第３図（ａ）に示すスライスデータは第１図のスライス
データ入力端子１に加えられたのち、直並列変換回路３
に供給される。一方すンプリングクロソク信号（第３図
（ｂ））はサンプリングクロック信号入力端子２へ加え
られたのち、直並列変換回路３およびアンドゲート８へ
加えられる。直並列変換回路３ではスライスデータ（第
３図（ａ））をサンプリングクロック信号（第３図（ｂ
））でサンプルし、直列データから並列データへ変換し
たのち、ＦＣ検出回路４ならびにラッチ９へ供給する。
データ入力端子１に加えられたのち、直並列変換回路３
に供給される。一方すンプリングクロソク信号（第３図
（ｂ））はサンプリングクロック信号入力端子２へ加え
られたのち、直並列変換回路３およびアンドゲート８へ
加えられる。直並列変換回路３ではスライスデータ（第
３図（ａ））をサンプリングクロック信号（第３図（ｂ
））でサンプルし、直列データから並列データへ変換し
たのち、ＦＣ検出回路４ならびにラッチ９へ供給する。
ＦＣ検出回路４では従来例で記したようにＦＣ信号を検
出し、ＦＣパルス信号（第３図（Ｃ））としてオアゲー
ト６へ供給する。一方ＦＣパルス信号と全く同一の外部
パルス信号は外部パルス信号入力端子６を通りオアゲー
ト６へ加えられる。オアゲート６は、ＦＣパルス信号（
第３図（Ｃ））と外部パルス信号を入力としてオアをと
９、その出力をフリップフロップ７へ供給する。次にフ
リップフロッグ７では、オアゲート６の出力信号の後縁
でゲート信号（第３図（ｄ））を発生し、アンドゲート
８へ供給する。アンドゲート８ではサンプリングクロッ
ク信号（第３図（ｂ））とゲート信号（第３図（ｄ））
をゲートし、クロック信号（第３図（ｅ））として分周
回路１１へ供給する。分周回路１１ではクロック信号（
第３図（ｅ））を８分周し、分周信号（第３図（ｆ））
としてラッチ９、およびアドレス発生回路１２へ供給す
る。ラッチ９は並列データをラッチしメモリへ、アドレ
ス発生回路１２は分周信号（第３図（ｆ））からメモリ
のアドレスを発生して、おのおのメモリ１０へ供給する
。そしてメモリ１０は、ラッチ９でラッチされた並列デ
ータをアドレス発生回路１２の出力であるアドレスに応
じて必要数（例えば３４バイト／１水平走査期間）メモ
リ内Ｋ”０″・
１以上のように本実施例によれば、前記文字図形データ
の取り込みタイミングパルス信号として前記ＦＣパルス
信号と同一の外部パルス信号をオアゲートによりゲート
しその出力をフリップフロップ７に供給することにより
、ＦＣ信号が外乱で欠落した場合でも、ＦＣ信号につづ
く前記文字図形データを安定に前記メモリ内に貯えるこ
とができる。
出し、ＦＣパルス信号（第３図（Ｃ））としてオアゲー
ト６へ供給する。一方ＦＣパルス信号と全く同一の外部
パルス信号は外部パルス信号入力端子６を通りオアゲー
ト６へ加えられる。オアゲート６は、ＦＣパルス信号（
第３図（Ｃ））と外部パルス信号を入力としてオアをと
９、その出力をフリップフロップ７へ供給する。次にフ
リップフロッグ７では、オアゲート６の出力信号の後縁
でゲート信号（第３図（ｄ））を発生し、アンドゲート
８へ供給する。アンドゲート８ではサンプリングクロッ
ク信号（第３図（ｂ））とゲート信号（第３図（ｄ））
をゲートし、クロック信号（第３図（ｅ））として分周
回路１１へ供給する。分周回路１１ではクロック信号（
第３図（ｅ））を８分周し、分周信号（第３図（ｆ））
としてラッチ９、およびアドレス発生回路１２へ供給す
る。ラッチ９は並列データをラッチしメモリへ、アドレ
ス発生回路１２は分周信号（第３図（ｆ））からメモリ
のアドレスを発生して、おのおのメモリ１０へ供給する
。そしてメモリ１０は、ラッチ９でラッチされた並列デ
ータをアドレス発生回路１２の出力であるアドレスに応
じて必要数（例えば３４バイト／１水平走査期間）メモ
リ内Ｋ”０″・
１以上のように本実施例によれば、前記文字図形データ
の取り込みタイミングパルス信号として前記ＦＣパルス
信号と同一の外部パルス信号をオアゲートによりゲート
しその出力をフリップフロップ７に供給することにより
、ＦＣ信号が外乱で欠落した場合でも、ＦＣ信号につづ
く前記文字図形データを安定に前記メモリ内に貯えるこ
とができる。
なお、本実施例ではＦＣパルス信号と外部パルス信号と
をオアゲート６を通して入力したが、オアゲート６はさ
らに他のゲートならびに外部からコントロールする同一
の機能を有するスイッチで構成することも可能である。
をオアゲート６を通して入力したが、オアゲート６はさ
らに他のゲートならびに外部からコントロールする同一
の機能を有するスイッチで構成することも可能である。
発明の詳細
な説明したように、本発明によれば、文字放送受信機で
複合映像信号中に重畳された文字信号から前記ＦＣ信号
につづく文字図形データをメモリに取り込み、復号し画
面上に前記文字図形情報を表示する場合、ＦＣパルス信
号が外乱により欠落しても、文字図形データを安定に取
り込むことができるため、安定した文字放送の再生画面
を得ることができ、その実用的効果は大きい。
複合映像信号中に重畳された文字信号から前記ＦＣ信号
につづく文字図形データをメモリに取り込み、復号し画
面上に前記文字図形情報を表示する場合、ＦＣパルス信
号が外乱により欠落しても、文字図形データを安定に取
り込むことができるため、安定した文字放送の再生画面
を得ることができ、その実用的効果は大きい。
第１図は本発明における一実施例の文字信号取込回路の
ブロック図、第２図は従来の文字信号取込回路のブロッ
ク図、第３図は第２図の動作信号波形図である。 ３．２３・・・・・・直並列変換回路、４．２４・・・
・・・ＦＣ検出回路、６・・・・・・オアゲート、７，
２６・・・・・・フリップ７０ツ７”、８．２６・・・
・・・アンドゲート、９゜２７・・・・・・ラッチ、１
０．２８・旧・・メモリ、１１ 。 ２９・・・・・・分周回路、１２．３０・・川・アドレ
ス発生回路。
ブロック図、第２図は従来の文字信号取込回路のブロッ
ク図、第３図は第２図の動作信号波形図である。 ３．２３・・・・・・直並列変換回路、４．２４・・・
・・・ＦＣ検出回路、６・・・・・・オアゲート、７，
２６・・・・・・フリップ７０ツ７”、８．２６・・・
・・・アンドゲート、９゜２７・・・・・・ラッチ、１
０．２８・旧・・メモリ、１１ 。 ２９・・・・・・分周回路、１２．３０・・川・アドレ
ス発生回路。
Claims (1)
- 複合映像信号中に重畳された文字信号からＦＣ（フレー
ミングコード）信号につづく文字図形データを取り込む
時、前記ＦＣ信号を検出して得るＦＣパルス信号もしく
は外部パルス信号のいずれかを前記取り込みの開始時期
を示すタイミングパルス信号として用いることを特徴と
する文字信号取込回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024814A JPS61184985A (ja) | 1985-02-12 | 1985-02-12 | 文字信号取込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024814A JPS61184985A (ja) | 1985-02-12 | 1985-02-12 | 文字信号取込回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61184985A true JPS61184985A (ja) | 1986-08-18 |
Family
ID=12148656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024814A Pending JPS61184985A (ja) | 1985-02-12 | 1985-02-12 | 文字信号取込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160482A (ja) * | 1986-12-24 | 1988-07-04 | Fujitsu General Ltd | 文字放送受信機 |
-
1985
- 1985-02-12 JP JP60024814A patent/JPS61184985A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160482A (ja) * | 1986-12-24 | 1988-07-04 | Fujitsu General Ltd | 文字放送受信機 |
| JPH0516235B2 (ja) * | 1986-12-24 | 1993-03-03 | Fujitsu General Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| KR970073090A (ko) | 화면비 변환장치 및 방법 | |
| KR0161807B1 (ko) | 타임코드 생성회로 | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| JPS61184985A (ja) | 文字信号取込回路 | |
| KR19980047867A (ko) | 공중파 방송의 데이터 검출회로 | |
| KR960004129B1 (ko) | 프로그램 가능한 수직동기신호 추출회로 | |
| JPH06169432A (ja) | 文字発生回路の誤動作防止回路 | |
| JP2535848B2 (ja) | 同期クロックの変更方法およびその装置 | |
| JP2520886B2 (ja) | 位相差検出装置 | |
| SU1515400A1 (ru) | Устройство дл сжати цветовых сигналов телевизионных изображений | |
| JP3364943B2 (ja) | クロックスキュー補正回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| JPS5958988A (ja) | 文字放送受信機 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JP3327968B2 (ja) | 表示用半導体集積回路 | |
| JP2576111B2 (ja) | デジタル信号速度変換方式 | |
| JPS60189387A (ja) | 文字放送受信装置 | |
| KR0139779B1 (ko) | 실시간 영상신장장치 | |
| KR960002812Y1 (ko) | 온스크린 디스플레이의 떨림 방지회로 | |
| JPS63139488A (ja) | 画像信号速度変換装置 | |
| JPH0497661A (ja) | フレーム同期化装置 | |
| JPH03220981A (ja) | 同期信号発生回路 |