KR0139779B1 - 실시간 영상신장장치 - Google Patents

Abstract

본 발명은 실시간 영상신장장치에 관한것으로, 종래 영상압축 신장소자를 이용한 디지탈 브이씨알 장치에 있어 압축된 데이타는 가변길이 부호화된 것이어서 버퍼에 저장된 압축데이타를 읽을때 사용하는 클럭신호를 피엘엘로 동기화 시키지 못하는 무제점이 있었다. 본 발명은 이러한 문제점을 해결하기 위하여 압축된 데이타를 실시간 동영상으로 영상압축신장소자로 신장시킬수 있도록 데이타 전송 및 제어신호를 생성하여 데이타 전송을 빠르고 쉽게 할수 있게 함으로써 디지탈 브이씨알에 적합하도록 것이다.

Description

실시간 영상신장장치

제1도는 종래 영상압축신장소자를 이용한 컴퓨터 구성도.

제2도는 종래 영상압축신장소자를 이용한 디지탈 브이씨알 장치 구성도.

제3도는 본 발명 실시간 영상신장 장치 구성도.

제4도는 (ㄱ) 내지 (ㅊ)는 제3도에 따른 각 부의 출력파형도.

* 도면의 주요부분에 대한 부호의 설명

11 : 테이프12 : 복조 및 에러수정부

13: 디포메이터14 : 제1버터

15 : 영상압축신장소자16 : 제2버터

17 : 디지탈/아날로그 변환부20 : 마커코드 검출부

21 : 데이타전송인에이블링22 : 클럭방생부

23 : 스타트신호 발생부24 : 어드레스 발생부

25 : 비트 재구성부

본 발명은 실시간 영상신장 장치에 관한것으로, 특히 압축된 영상데이타를 영상압축신장소자를 이용하여 실시간으로 신장시켜 가정용 디지탈 브이씨알에 적용할수 있도록 하는 실시간 영장신장 장치에 관한 것이다.

제1도는 종래 영상압축신장소자(CL550 chip)를 이용한 컴퓨터 구성도로서, 이에 도시된 바와같이 압축된 영상데이타를 저장하는 메모리 소자(1)와, 상기 메모리소자(1)에 자정된 압축 영상데이타를 입력받아 시스템 전체를 제어하는 씨피유(2)와, 상기 씨피유(2)의 제어 신호에 따라 압축 영상데이타를 신장하는 영상압축신장소자(3)와상기 영상압축신장소자(3)로 부터 신장된 영상데이타를 일시 저장하는 버퍼(4)와, 상기 버퍼(4)에 저장된 영상데이타를 읽어 디스플레이 하는 영상디스플레이부(5)로 구성한다.

이와같이 구성된 종래 영상압축신장소자를 이용한 컴퓨터에 있어 압축된 영상데이타가 메모리소자(1)에 저장되어 있으면 씨피유(2)는 이 영상데이타를 읽어 영상압축신장소자(3)로 출력하고, 이 영상압축신장소자(3)는 이 압축된 영상데이타를 원래의영상데이탈로 신장하여 버퍼(4)에 일시 저장시킨다.

따라서 영상디스플레이부(5)는 상기 버퍼(4)에 저장된 영상데이타를 읽어 모니터에 디스플레이 하게된다.

그러나 상기한 종래 영상압축신장소자를 이용한 컴퓨터는 씨피유의 제어에 따라 영상압축신장소자에서 압축된 영상데이타를 신장시키므로 신장속도가 느리게 되고, 이와같은 장치를 디지탈 브이씨알과 같이 실시간 압축데이타를 신장하여야하는 장치에는 적용하기 어려운 문제점이 있었다.

따라서 이를 보안하기위한 제2도는 영상압축신장소자를 이용한 디지탈브이씨알 장치 구성도로서 이에 도시한 바와같이 테이프(11)로 부터 읽어들인 신호를 복조한후 에러를 수정하는 복조 및 에러수정부(12)와, 상기 복조 및 에러수정부(12)의 출력신호에서 실제 영상데이타만을 추출하는 디포메이터(13)와, 상기 디포메이터(13)의 출력신호을 일시저장하는 제1버퍼(14)와, 상기 제1버퍼(14)에 저장된 영상데이타를 신장하는 영상압축신장소자(15)와, 상기 영상압축신장소자(15)에서 신장된 영상데이타를 일시 저장하는 제2버퍼(16)와, 상기 제2버퍼(16)에 저장된 데이타를 아날로그신호로 변환하여 디스플레이하는 디지탈/아날로그 변환부(17)로 구성한다.

이와같이 구성한 종래 영상압축신장소자를 이용한 디지탈 브이씨알장치는 테이프(11)로 부터 영상데이타가 읽혀지면 이 영상압축데이타는 복조 및 에러수정부(12)에서 원래의 신호로 복조된후 테이프(11)상에서 발생한 에러가 수정되어 디포메이터(13)로 인가된다.

이때 그 데포메이터(13)는 테이프(11)에 기록된 데이타중 실제 영상데이타만을 추출하여 제1버퍼(14)에 일시 저장시킨다.

이와같이 저장된 영상데이타는 영상압축신장소자(15)에서 원래의 신호로 신장된후 다시 제2버퍼(16)에 저장되며 디지탈/아날로그 변환부(17)는 상기 제2버퍼(16)에 저장된 영상데이타를 아날로그신호로 변환한후 정해진 스캔(scan)으로 영상신호를 디스플레이 시킨다.

이와같은 종래 영상압축신장소자를 이용한 디지탈 브이씨알 장치에서는 데이타를 효과작으로 처리하기 위해 크게 3종류의 상이한 클럭이 사용된다.

즉 제2도에서와 같이 상이한 클럭을 사용하는 부분1, 부분2, 부분3으로 디지탈 브이씨알 장치를 구분할수 있다.

따라서 압축된 영상데이타를 테이프(11)에서 읽어 신장시킨후 디스플레이시키는 동작이 실시간으로 이루어지기 위해서는 상기 3개의 부분이 서로 동기화 되어야 한다.

그러나 제1버퍼(14)에 저장된 데이타, 즉 압축된 데이타는 가변길이 부호화 된 것이어서 부분2에서 사용하는 클럭과 부분1, 부분3에서 사용하는 클럭을 피엘엘(Phase Locked Loop)을 사용하여 동기화시키지 못하는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 영상압축신장소자를 디지탈 브이씨알과 같은 실시간 압축 및 신장 장치에 적용할수 있도록 데이타전송 및 제어신호를 생성하는 로직회로를 설계하여 데이타 전송을 빠르고 쉽게 할수 있는 실시간 영상신장장치를 창안한것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명 실시간 영상신장장치 구성도로서, 이에 도시한 바와같이 테이프(11)로 부터 읽어들인 복조한후 에러를 수정하는 복조 및 에러수정부(12)와, 상기 복조 및 에러수정부(12)의 출력신호에서 실제영상데이타만을 추출하여 데이타, 클럭신호, 수직동기신호를 출력하는 디포메이터(13)와, 상기 디포메이터(13)로 부터 출력되는 클럭신호에 동기되어 데이타중 마커코드(marker code)를 검출하여 마커코드검출신호(Marker Code Detect : MCD)를 출력신호는 마카코드검출부(20)와, 상기 디포메이터(13)에서 출력되는수직동기신호와 마커코드검출부(20)의 마커코드검출신호를 입력받아 데이타전송인에이블신호(Data Transfer Enalbe : DTE)를 발생하는 데이타 전송인에이블링부(21)와, 상기 데이타전송인에이블링부(21)의 데이타전송인에 이블신호(DTE)에 따라 상기 디포메이터(13)에서 출력되는 압축영상데이타를 저장하는 제1버퍼(14)와, 클럭을 발생하는 클럭발생부(22)와, 상기 데이타 전송인에이블신호(DTE)와 데이타 레지스터(Data Request : DRQ)신호를 입력받아 상기 클럭발생부(22)의 클럭신호에 동기되어 스타트신호(start)를 발생하는 스타트신호발생부(23)와, 상기 스타트신호발생부(23)의 스타트신호(start)를 입력받아 어드레스신호(Add)를 발생하는 어드레스발생부(24)와, 상기 클럭발생부(22)의 클럭신호에 동기되어 상기 제1버퍼(14)에 저장된 압축영상데이타를 32비트로 재구성하는 비트재구성부(25)와, 상기 스타트신호(start)신호와 어드레스신호(Add)를 입력받은 직후 상기 비트제구성부(25)에서 32비트로 재구성된 압축영상신호를 신장함과 아울러 데이타레지스트신호(DRQ)를 출력하는 영상압축신장소자(15)와, 상기 영상압축신장소자(15)에서 신장된 영상신호를 저장하는 제2버퍼(16)와, 상기 제2버퍼(16)에 저장된 영상데이타를 아날로그신호로 변환하여 디스플레이하는 디지탈/아날로그 변환부(17)로 구성한다.

이와같이 구성한 본 발명의 작용효과를 첨부한 제4도를 참조하여 상세하 설명하면 다음과 같다.

테이프(11)로 부터 압축영상데이타가 읽혀지면, 이 압축영상데이타는 복조 및 에러수정부(12)에서 원래의 신호로 복조된후 테이프(11)상에서 발생한 에러가 수정되어 디포메이터(13)로 인가되고, 이 디포메이터(13)는 테이프(11)에 기록된 데이타중 실제 영상데이타만을 추출하여 제4도의 (가), (나), (다)에 도시한 바와같이 클럭신호, 수직동기신호(Vsync) 그 클럭신호에 동기된 압축영상데이타를 출력한다.

이때 일정주기의 한 필드(field)기간동안 상기 디포메이터(13)에서 출력되는 압축영상데이타 갯수는 일정하고, 이 데이타는 영상을 압축해서 나온 압축데이타와 신장시 불필요한 더미(dummy) 데이타로 구성되는데 압축데이타는 가변길이 부호화되어 있어 필드기간마다 데이타갯수는 변화된다.

한편, 상기 디포메이터(13)에서 출력되는 클럭신호와 데이타는 제1버퍼(14)와 마카코드검출기(20)로 입력되는데, 상기 마커코드검출기(20)는 입력된 데이타중 마커코드(Marsker Code)를 검출하여 제4도의 (라)와 같은 마커코드검출(MCD)신호를 데이타전송인에이블링부(21)로 출력한다.

이에따라 상기 데이타전송인에이블링(21)는 이마커코드검출(MCD)신호와 상기 디포메이터(13)에서 출력되는 수직동기신호(Vsync)를 인에이블링하여 제4도의 (마)와 같은 데이타전송인에이블(DTE)신호를 상기 제1버터(14)로 출력되는데 이 데이타전송인에이블(DTE)신호는 제4도의 (마)에 도시한 바와같이 압축영상데이타가 상기 제1버퍼(14)로 입력되는 기간에는 하이로 출력되고, 더미데이타가 입력되는 기간에는 로우로 출력된다.

따라서 상기 제1버퍼(14)는 데이타전송인에이블(DTE)신호가 하이일때 입력되는 압축데이타만을 저장한다.

한편, 상기 클럭발생부(22)에 동기되어 구동되는 스타트신호 발생부(23)는 제4도의 (마)와 같은 데이타전송인에이블(DTE)신호와 영상압축신장소자(15)로 부터 출력되는 제4도의 (아)와 같은 데이타레지스트(DRQ)신호를 입력받아 제4도의 (사)와 같은 스타트신호(start)를 발생하여 어드레스발생부(24)와 영상압축신장소자(15)로 출력한다.

이와같이 스타트신호를 입력받은 어드레스발생부(24)는 상기 영상압축신장소자(15)내부에 여러 레지스터들중 압축된 영상데이타를 받아들이는 고덱레지스터(CODEC Register)의 어드레스값인 제4도의 (자)와 같은 어드레스신호(Add)를 발생하는데 이 어드레스신호(Add)는 제4도의 (사) 및 (자)에 도시한 바와같이 스타트신호가 로우일때 영상압축신장소자(15)로 입력된다.

한편, 상기 제1버퍼(14)에 저장된 8비트 워드 압축데이타는 비트재구성부(25)에 의해 읽혀져 32비트 워드로 재구성된후 제4도의 (차)와 같이 어드레스신호가 발생된 직후 한 클럭 주기 동안 영상압축신장소자(15)로 출력되는데, 제1버퍼(14)에서 데이타를 읽을때 사용되는 제4도의 (가)와 같은 클럭신호는 피엘엘(PLL)로 록킹되어 있지 않기 때문에 데이타레지스트신호(DRQ)가 로우일때 무조건 데이타를 읽어 상기 영상압축신장소자(15)로 출력하면, 그 제1버터(14)에서 언더플로워(underflow)와 오버플로워(overflow)가 발생하므로 데이타전송인에이블신호(DTE)가 하이이고 데이타레지스트신호(DRQ)가 로우일때 상기 영상압축신장소자(15)로 공급되도록 한다.

따라서, 상기 영상압축신장소자(15)는 압축된 데이타를 신장하고 그 신장된 데이타를 제2버러(16)에 일시 저장하면, 디지탈/아날로그 변환부(17)는 저장된 데이타를 아날로그 신호로 변환한후 모니터로 출력하여 하게된다.

상기에서 설명한 바와같이 본 발명은 국제 권고안에 따라 제조된 영상압축신장소자(CL550)을 디지탈 브이씨알과 같은 실시간 압축 및 신장장치에 사용할수 있도록 데이타전종 및 제어신호를 생성하여 데이타전송을 빠르고 쉽게 제어하는데 효과가 있다.

Claims (1)

1. 데이프(11)로 부터 읽혀들인 데이타를 복조한후 에러를 수정하는 복조 및 에라수정부(12)와, 상기 복조 및 에라수정부(12)의 출력신호에서 실제 영상데이타만을 추출하여 데이타, 클럭신호, 수직동기신호를 출력하는 대포메이터(13)와, 상기 디포메이터(13)로 부터 출력되는 클럭신호에 동기되어 데이타중 마커코드 마커코드검출신호(MCD)를 출력하는 마커코드검출부(20)와, 상기 디포메이터(13)에서 출력하는 수직동기신호와 마커코드검출부(20)의 마커코드검출신호를 입력받아 데이타전송인에이블신호(DTE)를 발생하는 데이타전송인에이블링부(21)와, 상기 데이타전송인에이블링부(21)의 출력신호에 따라 상기 디포메이터(13)에서 출력되는 압축영상데이타를 저장하는 제1버퍼(14)와, 클럭을 발생하는 클럭발생부(22)와, 상기 데이타전송인에이블신호(DTE)와 클럭발생부(22)의 클럭신호에 동기되어 스타트신호(start)를 발생하는 스타트신호발생부(22)와, 상기 스타트신호발생부(22)의 출력신호를 입력받아 어드레스신호(Add)를 발생하는 어드레스발생부(24)와, 상기 클럭발생부(22)의 클럭신호에 동기되어 제1버퍼(14)에 저장된 압축영상데이타를 32비트로 재구성하는 비트재구성부(25)와, 상기 비트재구성부(25)에서 32비트로 재구성된 압축영상신호를 신장함과 아울러 데이타레지스트신호(DRQ)를 출력하는 영상압축신장소자(15)와, 상기 영상압축신장소자(15)에서 신장된 영상신호를 저장하는 제2버퍼(16)와, 상기 제2버퍼(16)에 저장된 데이타를 아날로그로 변환하는 디지탈/아날로그 변환부(17)로 구성함을 특징으로 하는 실시간 영상신장장치.