JP2006030099A - テストシステム - Google Patents
テストシステム Download PDFInfo
- Publication number
- JP2006030099A JP2006030099A JP2004212419A JP2004212419A JP2006030099A JP 2006030099 A JP2006030099 A JP 2006030099A JP 2004212419 A JP2004212419 A JP 2004212419A JP 2004212419 A JP2004212419 A JP 2004212419A JP 2006030099 A JP2006030099 A JP 2006030099A
- Authority
- JP
- Japan
- Prior art keywords
- test
- clock
- output
- fifo memory
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 本発明は、エンコードデータをデコードする被試験対象を試験するテストシステムに改良を加えたものである。本装置は、被試験対象の出力より、マッチを検出するマッチ検出回路と、このマッチ検出回路のマッチ検出により、被試験対象の同期クロックごとに、被試験対象のデコードデータの書き込みを行うFIFOメモリと、マッチ検出回路のマッチ検出により、FIFOメモリに読み込みクロックを出力し、この出力と期待値との比較を行うIC試験装置とを備えたことを特徴とする装置である。
【選択図】 図1
Description
エンコードデータをデコードする被試験対象を試験するテストシステムにおいて、
前記被試験対象の出力より、所望のパターンのマッチを検出するマッチ検出回路と、
このマッチ検出回路のマッチ検出により、前記被試験対象のデコードデータと同期する同期クロックごとに、被試験対象のデコードデータの書き込みを行うFIFOメモリと、
前記マッチ検出回路のマッチ検出により、前記FIFOメモリに読み込みクロックを出力し、この出力と期待値との比較を行うIC試験装置と
を備えたことを特徴とするものである。
被試験対象のデコードデータを保持する第1のラッチ回路と、
被試験対象の同期クロックを入力し、前記第1のラッチ回路のラッチクロック、FIFOメモリの書き込みクロックを出力するタイミング生成回路と
を設けたことを特徴とするものである。
被試験対象の同期クロックを分周し、IC試験装置にテストレートとして与える分周回路を設けたことを特徴とするものである。
少なくとも2種類のラッチタイミングで、FIFOメモリの出力を保持し、IC試験装置に出力する第2のラッチ回路を設けたことを特徴とするものである。
IC試験装置は、
被試験対象に出力、または、FIFOメモリに出力するドライバと、
FIFOメモリの出力が入力されるコンパレータと、
前記ドライバに信号を出力すると共に、前記コンパレータの出力と期待値とを比較する試験部と
を有することを特徴とするものである。
被試験対象は、少なくともMPEGのデコーダを含むことを特徴とするものである。
被試験対象にクロックを与えるクロック生成回路を設けたことを特徴とするものである。
2 DUT
4 IC試験装置
D1〜D5 ドライバ
C1,C2 コンパレータ
41 試験部
5 タイミング生成回路
6 マッチ検出回路
7 FIFOメモリ
8 分周回路
L1〜L3 ラッチ回路
Claims (7)
- エンコードデータをデコードする被試験対象を試験するテストシステムにおいて、
前記被試験対象の出力より、所望のパターンのマッチを検出するマッチ検出回路と、
このマッチ検出回路のマッチ検出により、前記被試験対象のデコードデータと同期する同期クロックごとに、被試験対象のデコードデータの書き込みを行うFIFOメモリと、
前記マッチ検出回路のマッチ検出により、前記FIFOメモリに読み込みクロックを出力し、この出力と期待値との比較を行うIC試験装置と
を備えたことを特徴とするテストシステム。 - 被試験対象のデコードデータを保持する第1のラッチ回路と、
被試験対象の同期クロックを入力し、前記第1のラッチ回路のラッチクロック、FIFOメモリの書き込みクロックを出力するタイミング生成回路と
を設けたことを特徴とする請求項1記載のテストシステム。 - 被試験対象の同期クロックを分周し、IC試験装置にテストレートとして与える分周回路を設けたことを特徴とする請求項1または2記載のテストシステム。
- 少なくとも2種類のラッチタイミングで、FIFOメモリの出力を保持し、IC試験装置に出力する第2のラッチ回路を設けたことを特徴とする請求項1〜3のいずれかに記載のテストシステム。
- IC試験装置は、
被試験対象に出力、または、FIFOメモリに出力するドライバと、
FIFOメモリの出力が入力されるコンパレータと、
前記ドライバに信号を出力すると共に、前記コンパレータの出力と期待値とを比較する試験部と
を有することを特徴とする請求項1〜4のいずれかに記載のテストシステム。 - 被試験対象は、少なくともMPEGのデコーダを含むことを特徴とする請求項1〜5のいずれかに記載のテストシステム。
- 被試験対象にクロックを与えるクロック生成回路を設けたことを特徴とする請求項1〜6のいずれかに記載のテストシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212419A JP2006030099A (ja) | 2004-07-21 | 2004-07-21 | テストシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004212419A JP2006030099A (ja) | 2004-07-21 | 2004-07-21 | テストシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006030099A true JP2006030099A (ja) | 2006-02-02 |
Family
ID=35896626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004212419A Pending JP2006030099A (ja) | 2004-07-21 | 2004-07-21 | テストシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006030099A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009001985T5 (de) | 2008-08-21 | 2013-03-28 | Exedy Corp. | Drehmomentwandler |
CN108053784A (zh) * | 2017-12-21 | 2018-05-18 | 苏州华兴源创电子科技有限公司 | 一种高速图像信号源的测试系统及方法 |
-
2004
- 2004-07-21 JP JP2004212419A patent/JP2006030099A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009001985T5 (de) | 2008-08-21 | 2013-03-28 | Exedy Corp. | Drehmomentwandler |
CN108053784A (zh) * | 2017-12-21 | 2018-05-18 | 苏州华兴源创电子科技有限公司 | 一种高速图像信号源的测试系统及方法 |
CN108053784B (zh) * | 2017-12-21 | 2020-11-24 | 苏州华兴源创科技股份有限公司 | 一种高速图像信号源的测试系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7542010B2 (en) | Preventing image tearing where a single video input is streamed to two independent display devices | |
CN110460784B (zh) | 显示通道的切换方法及模块、显示驱动装置、显示设备 | |
JP2007041258A (ja) | 画像表示装置およびタイミングコントローラ | |
TWI383686B (zh) | 影像處理電路及影像處理方法 | |
JP2005086302A (ja) | 液晶表示制御装置 | |
JP2007017604A (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP2006030099A (ja) | テストシステム | |
US8675076B2 (en) | System for embedded video test pattern generation | |
JP2006229431A (ja) | 映像信号伝送方法及び映像信号伝送装置 | |
JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
JP2011069914A (ja) | 表示制御装置および表示制御方法 | |
JP2003348446A (ja) | 映像信号処理装置 | |
JP2008236277A (ja) | 表示装置 | |
JP4599945B2 (ja) | Icテスタ | |
KR20150057059A (ko) | 고해상도 영상 신호 발생 장치 | |
JP2005275242A (ja) | 映像キャプチャ回路及び映像キャプチャ方法 | |
JP6359435B2 (ja) | 画像表示システム | |
US8606040B2 (en) | Method and apparatus for image conversion | |
US9113136B2 (en) | Video processing apparatus and method for simultaneously displaying a plurality of video signals on display device | |
JP2009122311A (ja) | 画像処理システム、表示装置および画像処理方法 | |
US20150371603A1 (en) | Output system, output apparatus, and power control method | |
JP4661674B2 (ja) | 画像処理装置および方法 | |
JP2006337732A (ja) | 会議用画像表示システム | |
JP2003131623A (ja) | 液晶表示装置における補正方法および装置 | |
JP2007300365A (ja) | 映像信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090508 |