JPS6118135A - 選択的エツチング方法及び質量輸送ベリードヘテロ構造レーザの製造方法 - Google Patents
選択的エツチング方法及び質量輸送ベリードヘテロ構造レーザの製造方法Info
- Publication number
- JPS6118135A JPS6118135A JP60140099A JP14009985A JPS6118135A JP S6118135 A JPS6118135 A JP S6118135A JP 60140099 A JP60140099 A JP 60140099A JP 14009985 A JP14009985 A JP 14009985A JP S6118135 A JPS6118135 A JP S6118135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- gainasp
- inp
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 24
- 125000005842 heteroatom Chemical group 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 69
- 101150054880 NASP gene Proteins 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Recrystallisation Techniques (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置、特に選択的エツチング技術に関す
る。
る。
従来の技術及びその問題点
多層へテロエピタキシャルウェハは数多くの半導体部品
の製造に用いられている。実際に部品を形成する際これ
らの層の一又は複数をアンダーカットすることが度々必
要となる。かかる部品の例としては例えばゼット・エル
・リャウ他、アブライド フィジックス レターズ ４
０ （７）５６８−５７．９頁、１９８２年４月１日号
、ティー・アール・ジエン他、ジャーナル オブ アプ
ライド フィジックス ５４ （５） ２４０７−２
４１２頁、１９８３年３月号、又はニー・ハツンン他、
アプライド フィジックス レターズ ４３（５） 、
４０３−４０５頁、１９８３年９月１日号により述べら
れた質量輸送ベリードヘテロ構造（ＭＴＢＨ）レーザが
ある。
の製造に用いられている。実際に部品を形成する際これ
らの層の一又は複数をアンダーカットすることが度々必
要となる。かかる部品の例としては例えばゼット・エル
・リャウ他、アブライド フィジックス レターズ ４
０ （７）５６８−５７．９頁、１９８２年４月１日号
、ティー・アール・ジエン他、ジャーナル オブ アプ
ライド フィジックス ５４ （５） ２４０７−２
４１２頁、１９８３年３月号、又はニー・ハツンン他、
アプライド フィジックス レターズ ４３（５） 、
４０３−４０５頁、１９８３年９月１日号により述べら
れた質量輸送ベリードヘテロ構造（ＭＴＢＨ）レーザが
ある。
問題点を解決するための手段
本発明は第１の層（４）は別の層（１）のと同一の半導
体材料又は類似の半導体材料よりなり、該別の層（１）
は他の半導体材料よりなる一又は複数の層（５）により
第１の層（４）と隔てられており、第１の層（４）は互
いに異なる半導体材料よりなる２つの層（５，３）の間
に隣接して配設され、別の層（１）は最外層を形成する
構造の多層構造体の第１の層（４）を別の層（１）を著
しくエツチングすることなく選択的にエツチングする方
法であって、第１の層及び別のＩＩ（４，１）の双方を
２つの隣接した層（５，３）の間の第１の層（４）に凹
部（１０）が形成されるよう少量予備エツチングする段
階と、予備エツチングされた構造体にエツチング抵抗物
（１１）を少なくとも別の層（１）の残りの部分が覆わ
れるが凹部（１０）の壁は覆われないよう施す段階と、
第１の層（４）を所定量さらにエツチングする段階とよ
りなることを特徴とする選択的エツチング方法を提供す
る 本発明はさらに一の導電性タイプの１０２層（３）上に
配設されたＧａ Ｉ ｎＡｓＰ活性層（４）と、Ｇａ１
ｎＡＳＰ活性層（４）上に配設された逆の導電性タイプ
の１０２層（５）と、逆の導電性タイプの１０２層（５
）上に配設された逆の導電性タイプのＧａ１ｎＡｓＰ接
触層（１）とよりなる多層構造体中に質量輸送ベリード
ヘテロ構造レーザを製造する方法であって、Ｑａ １
ｎＡｓＰ接触層（１１）に２つの細長窓（７）を有する
マスキング層（６）を設ける段階と、多層構造体を一の
Ｓ電性タイプの１０２層（３）まで窓（７）を介してエ
ツチング−し、もって間にメサ（９）を有づる一対のチ
ャンネル（８）を形成する段階と、該エツチングにより
露出された両方のＧａ１ｎＡｓＰＦｉをＧａＩｎＡｓＰ
選択エツチングにより少量予備エツチングしもって凹部
（１０’）をマスキング層（６）の下に、また凹部（１
０）を逆の導電性タイプの１０２層（５）の下に形成す
る段階と、マスキング層（６）を除去し該予備エツチン
グされた多層構造体上に高周波二酸化珪素（１１）をそ
の厚さがｒｎＰ層（５）下の該凹部（１０）で他のどの
部分よりも実質的に薄くなるように付着する段階と、該
高周波二酸化珪素で被覆された予備エツチングされた多
層構造体を高周波二酸化珪素がＩｎＰｌｉ！（５）下の
凹部（１０）の壁からのみ除去されるに見合う時間だ【
プエッチングする段階と、ざらにＧａ１ｎＡｓＦ’活性
層（４）をエツチングしてレーザ用の活性領［（１６）
を形成する段階゛と、残りの高周波二酸化珪素（１１）
を除去する段階と、質量輸送過程を実行し１０２層（５
）下のエツチングされた凹部（１０）をＩｎＰで充填す
る段階と、二酸化珪素層（１２）をかく処理された構造
に付着させる段階と、窓（１３）をメサの付着された二
酸化珪素層（１２）に開け、もってＧａ Ｉ ｎＡｓＰ
接触層（１）を露出する段階と、該付着された二酸化珪
素（１２）上に金属被覆層（１４）を付着させまた露出
されたＧａＩｎＡｓＰ接触層（１）と接触させる段階と
よりなることを特徴とする製造方法を提供する。
体材料又は類似の半導体材料よりなり、該別の層（１）
は他の半導体材料よりなる一又は複数の層（５）により
第１の層（４）と隔てられており、第１の層（４）は互
いに異なる半導体材料よりなる２つの層（５，３）の間
に隣接して配設され、別の層（１）は最外層を形成する
構造の多層構造体の第１の層（４）を別の層（１）を著
しくエツチングすることなく選択的にエツチングする方
法であって、第１の層及び別のＩＩ（４，１）の双方を
２つの隣接した層（５，３）の間の第１の層（４）に凹
部（１０）が形成されるよう少量予備エツチングする段
階と、予備エツチングされた構造体にエツチング抵抗物
（１１）を少なくとも別の層（１）の残りの部分が覆わ
れるが凹部（１０）の壁は覆われないよう施す段階と、
第１の層（４）を所定量さらにエツチングする段階とよ
りなることを特徴とする選択的エツチング方法を提供す
る 本発明はさらに一の導電性タイプの１０２層（３）上に
配設されたＧａ Ｉ ｎＡｓＰ活性層（４）と、Ｇａ１
ｎＡＳＰ活性層（４）上に配設された逆の導電性タイプ
の１０２層（５）と、逆の導電性タイプの１０２層（５
）上に配設された逆の導電性タイプのＧａ１ｎＡｓＰ接
触層（１）とよりなる多層構造体中に質量輸送ベリード
ヘテロ構造レーザを製造する方法であって、Ｑａ １
ｎＡｓＰ接触層（１１）に２つの細長窓（７）を有する
マスキング層（６）を設ける段階と、多層構造体を一の
Ｓ電性タイプの１０２層（３）まで窓（７）を介してエ
ツチング−し、もって間にメサ（９）を有づる一対のチ
ャンネル（８）を形成する段階と、該エツチングにより
露出された両方のＧａ１ｎＡｓＰＦｉをＧａＩｎＡｓＰ
選択エツチングにより少量予備エツチングしもって凹部
（１０’）をマスキング層（６）の下に、また凹部（１
０）を逆の導電性タイプの１０２層（５）の下に形成す
る段階と、マスキング層（６）を除去し該予備エツチン
グされた多層構造体上に高周波二酸化珪素（１１）をそ
の厚さがｒｎＰ層（５）下の該凹部（１０）で他のどの
部分よりも実質的に薄くなるように付着する段階と、該
高周波二酸化珪素で被覆された予備エツチングされた多
層構造体を高周波二酸化珪素がＩｎＰｌｉ！（５）下の
凹部（１０）の壁からのみ除去されるに見合う時間だ【
プエッチングする段階と、ざらにＧａ１ｎＡｓＦ’活性
層（４）をエツチングしてレーザ用の活性領［（１６）
を形成する段階゛と、残りの高周波二酸化珪素（１１）
を除去する段階と、質量輸送過程を実行し１０２層（５
）下のエツチングされた凹部（１０）をＩｎＰで充填す
る段階と、二酸化珪素層（１２）をかく処理された構造
に付着させる段階と、窓（１３）をメサの付着された二
酸化珪素層（１２）に開け、もってＧａ Ｉ ｎＡｓＰ
接触層（１）を露出する段階と、該付着された二酸化珪
素（１２）上に金属被覆層（１４）を付着させまた露出
されたＧａＩｎＡｓＰ接触層（１）と接触させる段階と
よりなることを特徴とする製造方法を提供する。
実施例
以下本発明の実施例につき図面を参照して説明する。
第１図はＭＴＢＨレーザ構造体の模式的断面図を示す。
この特定のＩＩＩ造体は例えば上記第１の文献に記述さ
れたＡＵ−Ｚｎ合金化接触ではなくＧａＩｎＡｓＰ接触
層１を有する。ＧａＩｎＡｓＰ接触層は装置により良い
電気接触を与え、そのＣＷ（持続波）動作を改善する。
れたＡＵ−Ｚｎ合金化接触ではなくＧａＩｎＡｓＰ接触
層１を有する。ＧａＩｎＡｓＰ接触層は装置により良い
電気接触を与え、そのＣＷ（持続波）動作を改善する。
第１図のレーザ構造はｎ型１ｎＰ基板２と、ｎ型ＩｎＰ
エピタキシャルＮ３と、ドープされない４成分系Ｇａ１
ｎＡｓＰ活性層４と、ｐ型ＩｎＰエピタキシャル層５及
びｐ型である４成分系Ｇａ１ｎＡＳＰ接触層１とよりな
る多層へテロエピタキシャルウェハより形成される。層
３，４．５及び１は通常の液相エピタキシー（ＬＰＥ）
により成長される。
エピタキシャルＮ３と、ドープされない４成分系Ｇａ１
ｎＡｓＰ活性層４と、ｐ型ＩｎＰエピタキシャル層５及
びｐ型である４成分系Ｇａ１ｎＡＳＰ接触層１とよりな
る多層へテロエピタキシャルウェハより形成される。層
３，４．５及び１は通常の液相エピタキシー（ＬＰＥ）
により成長される。
第１図に示す構造体はエッチマスク６（第２図）を接触
層上にそれを例えばシロツクス（Ｓｉｌ。
層上にそれを例えばシロツクス（Ｓｉｌ。
Ｘ）ＳｉＯ２により被覆することにより与え、また図示
した断面に直交する方向に延在する２つの窓７をフォト
リソグラフィーで形成することにより製造される。かく
して引続く種々の′エピタキシャル層を横切る非選択的
エツチングを用いたエツチング過程により第２図の断面
に垂直に延在し、中央のメサ９により隔てられた２本の
チャンネル８が形成される。非選択的エツチングは Ｈ
ＣＩ：Ｃトｈ Ｃ０ＯＨ：Ｈ２０２（１：２：１）
（ＫＫｌ−１２１）によりなってもよい。
した断面に直交する方向に延在する２つの窓７をフォト
リソグラフィーで形成することにより製造される。かく
して引続く種々の′エピタキシャル層を横切る非選択的
エツチングを用いたエツチング過程により第２図の断面
に垂直に延在し、中央のメサ９により隔てられた２本の
チャンネル８が形成される。非選択的エツチングは Ｈ
ＣＩ：Ｃトｈ Ｃ０ＯＨ：Ｈ２０２（１：２：１）
（ＫＫｌ−１２１）によりなってもよい。
チャンネル８のエツチングの後、またエッチマスク６が
その場所にある間に４成分系選択的エツチングが活性層
４の微小部分く約０．２５μｍ）を除去（予備エツチン
グ）して凹部１０を形成しまた同時に接触層１の微小部
分を除去して凹部１０′を形成するのに用いられる。典
型的には４成分系選択的エツチングはＫＯＨ：に３’Ｆ
ｅ （ＣＮ）ｓ ：Ｈ２０（３，２０：４．８ａ：２
８ｍ１）よりなりエツチング時間は短く３秒程度である
。この段階での構造体は第２図に示した如くになる。
その場所にある間に４成分系選択的エツチングが活性層
４の微小部分く約０．２５μｍ）を除去（予備エツチン
グ）して凹部１０を形成しまた同時に接触層１の微小部
分を除去して凹部１０′を形成するのに用いられる。典
型的には４成分系選択的エツチングはＫＯＨ：に３’Ｆ
ｅ （ＣＮ）ｓ ：Ｈ２０（３，２０：４．８ａ：２
８ｍ１）よりなりエツチング時間は短く３秒程度である
。この段階での構造体は第２図に示した如くになる。
５ｉ０２エツチマスク６が次に除去され高周波Ｓ！Ｏｚ
の層１１がウェハ全体上に付着される。
の層１１がウェハ全体上に付着される。
層１１の厚さは高周波反応室に面する平坦面上で約１２
００人（１２０ｎｍ）でありまた高周波反応室に直接面
していない面上ではより薄い。この厚さはまた垂直面上
では約４００人（４０ｎｍ）でありまたエツチングされ
たＧａＩｎＡｓＰ活性層４の凹部１０内では１００人（
１０ｎｍ）未満である。活性層４中の凹部１０内のＳｉ
Ｏ２薄層は例えば緩ＩｊＨＦ中で５秒間エツチングする
などにより、他の部分には顕著な厚さの５１０２を残し
たまま除去される。最終的なエツチング段階は上記のＫ
ＯＨ：に３ Ｆｅ （ＣＮ）６ ：Ｈ２０でもよい選
択的４成分系エツチングを用いて実行され、凹部１０の
深さを増大させまた従ってメサ９内の活性層の中を必要
な値へと減少させる。４成分系接触層１は５ｆＯｚ１１
により保護されているのでそれ以上のエツチングは起こ
らない。構造体はその結果第４図に示す如くなる。
００人（１２０ｎｍ）でありまた高周波反応室に直接面
していない面上ではより薄い。この厚さはまた垂直面上
では約４００人（４０ｎｍ）でありまたエツチングされ
たＧａＩｎＡｓＰ活性層４の凹部１０内では１００人（
１０ｎｍ）未満である。活性層４中の凹部１０内のＳｉ
Ｏ２薄層は例えば緩ＩｊＨＦ中で５秒間エツチングする
などにより、他の部分には顕著な厚さの５１０２を残し
たまま除去される。最終的なエツチング段階は上記のＫ
ＯＨ：に３ Ｆｅ （ＣＮ）６ ：Ｈ２０でもよい選
択的４成分系エツチングを用いて実行され、凹部１０の
深さを増大させまた従ってメサ９内の活性層の中を必要
な値へと減少させる。４成分系接触層１は５ｆＯｚ１１
により保護されているのでそれ以上のエツチングは起こ
らない。構造体はその結果第４図に示す如くなる。
第１図のＨＴＢＨレーザを製造するには３ｔＱｚ１１は
例えば緩ＩＩ）−ＩＦ等により完全にウェハから除去さ
れ、質量過程が実行され活性層４のエツチングされた凹
部１０が第１図に破線で示した如くＩｎＰにより充填さ
れる。５ｆＯ２絶縁層１２がウェハ全体に付着され、窓
１３がメサ頂部に例えば反応性イオンエツチングにより
開けられる。金属被覆層１４が引続き付着され窓１３を
介してメ勺９の接触層１と接触する。
例えば緩ＩＩ）−ＩＦ等により完全にウェハから除去さ
れ、質量過程が実行され活性層４のエツチングされた凹
部１０が第１図に破線で示した如くＩｎＰにより充填さ
れる。５ｆＯ２絶縁層１２がウェハ全体に付着され、窓
１３がメサ頂部に例えば反応性イオンエツチングにより
開けられる。金属被覆層１４が引続き付着され窓１３を
介してメ勺９の接触層１と接触する。
ここでは１個のＭＴＢＨレーザの製造のみを述べたが、
ウェハ上に複数のＭＴＢＨレーザ装置を製造し、その後
方いに分別し及び／又はさらに従来通りに処理し得るこ
とも明らかであろう。各レーザ装置はメサ活性領域９を
も含めてメサ９の両側に肩１５を含む。肩１５はレーザ
装置をその後支持体に結合する際の機械的保護として重
要である。ＭＴＢＨレーザ自体はメサ活性領域９（第４
図）により形成されておりＩｎＰにより完全に包囲され
た４成分系活性域１６（第１図）よりなり、層３及び５
及び破線で示した質量輸送域を有する。
ウェハ上に複数のＭＴＢＨレーザ装置を製造し、その後
方いに分別し及び／又はさらに従来通りに処理し得るこ
とも明らかであろう。各レーザ装置はメサ活性領域９を
も含めてメサ９の両側に肩１５を含む。肩１５はレーザ
装置をその後支持体に結合する際の機械的保護として重
要である。ＭＴＢＨレーザ自体はメサ活性領域９（第４
図）により形成されておりＩｎＰにより完全に包囲され
た４成分系活性域１６（第１図）よりなり、層３及び５
及び破線で示した質量輸送域を有する。
４成分系活性域１６はＩｎＰ層３及び５と平行及び垂直
に交わる各面により導波路を形成する。印加された駆動
電流は活性領域１６をそれに平行な２つのｒｎｐｐ−ｎ
接合部よりも選択的に流れ、活性領域より光ビーム出力
を生ぜしめる。この選択的１電はＧａ１ｎＡｓＰのもの
（０，９５ｅＶ）より大きなＩｎＰのバンドギ１７ツプ
（１，３５ｅＶ）のためである。
に交わる各面により導波路を形成する。印加された駆動
電流は活性領域１６をそれに平行な２つのｒｎｐｐ−ｎ
接合部よりも選択的に流れ、活性領域より光ビーム出力
を生ぜしめる。この選択的１電はＧａ１ｎＡｓＰのもの
（０，９５ｅＶ）より大きなＩｎＰのバンドギ１７ツプ
（１，３５ｅＶ）のためである。
本発明によるアンダーカットエツチング技術は、特定の
へテロエピタキシャル組合わせ（ＧａｌｎＡｓＰ／Ｉｎ
Ｐ／Ｇａ１ｎＡｓＰ／ＩｎＰ）及びＭＴＢＨレーザ装置
の製造に関して説明したがこれらに限定されるものでは
ない。これはまたアンダーカットせんとする層が頂部層
と同一又は同様な組成であり、頂部層はそれを保護する
ｍ置が講ぜられなければエツチングにより除去されてし
まうが如き半導体材料のいかなる組合わせに対しても用
い得る。上述の過程では活性層が当初選択的４成分系エ
ツチングによりエツチングｄれる際、頂部層の微小部分
（０，２５μｍ）が必然的に除去されてしまうが、これ
による顕著な影響はない。
へテロエピタキシャル組合わせ（ＧａｌｎＡｓＰ／Ｉｎ
Ｐ／Ｇａ１ｎＡｓＰ／ＩｎＰ）及びＭＴＢＨレーザ装置
の製造に関して説明したがこれらに限定されるものでは
ない。これはまたアンダーカットせんとする層が頂部層
と同一又は同様な組成であり、頂部層はそれを保護する
ｍ置が講ぜられなければエツチングにより除去されてし
まうが如き半導体材料のいかなる組合わせに対しても用
い得る。上述の過程では活性層が当初選択的４成分系エ
ツチングによりエツチングｄれる際、頂部層の微小部分
（０，２５μｍ）が必然的に除去されてしまうが、これ
による顕著な影響はない。
本過程は高周波付着された５ｆＯｚ（層１１）の厚さが
高周波反応室において被覆面とＳ ｉ ＯＺ源の方向と
のなす角度゛に依存する事実を利用している。
高周波反応室において被覆面とＳ ｉ ＯＺ源の方向と
のなす角度゛に依存する事実を利用している。
エツチングされた凹部をＩｎＰで充填する質量輸送過程
は先に述べた文献に開示された如き従来技術によって行
ってもよく、また本発明者による英国特許出願箱８４１
６４１７号に開示した如くに行ってもよい。
は先に述べた文献に開示された如き従来技術によって行
ってもよく、また本発明者による英国特許出願箱８４１
６４１７号に開示した如くに行ってもよい。
第１図は本発明による選択的エツチング技術を含む方法
により製造された質量輸送ベリードヘテロ構造（ＭＴＢ
Ｈ）レーザの断面図、第２図から第４図は第１図に示ず
構造体を製造するための活性層の選択的エツチングの３
段階を示す断面図である。 １・ＧａＩｎＡｓＰ接触層、２−ｎ型１ｎＰ基板、３・
・・ｎ型ＩｎＰエピタキシャル層、４・・・ＧａＩｎＡ
ｓＰ活性層、５・・・ｐ型ＩｎＰエピタキシャル層、６
・・・エッチマスク、７．１３・・・窓、８・・・チャ
ンネル、９・・・メサ、１０・・・凹部、１１・・・Ｓ
ｔｏ ２層、１２・・・５ｆＯ２絶縁層、１４・・−金
属被覆層、１５・・・肩、１６・・・レーザ活性領域。 特許出願人 スタンダード テレフォンズアンド ケー
ブルス パブリック リミテッド
により製造された質量輸送ベリードヘテロ構造（ＭＴＢ
Ｈ）レーザの断面図、第２図から第４図は第１図に示ず
構造体を製造するための活性層の選択的エツチングの３
段階を示す断面図である。 １・ＧａＩｎＡｓＰ接触層、２−ｎ型１ｎＰ基板、３・
・・ｎ型ＩｎＰエピタキシャル層、４・・・ＧａＩｎＡ
ｓＰ活性層、５・・・ｐ型ＩｎＰエピタキシャル層、６
・・・エッチマスク、７．１３・・・窓、８・・・チャ
ンネル、９・・・メサ、１０・・・凹部、１１・・・Ｓ
ｔｏ ２層、１２・・・５ｆＯ２絶縁層、１４・・−金
属被覆層、１５・・・肩、１６・・・レーザ活性領域。 特許出願人 スタンダード テレフォンズアンド ケー
ブルス パブリック リミテッド
Claims (9)
- （１）第１の層（４）は別の層（１）のと同一の半導体
材料又は類似の半導体材料よりなり、該別の層（１）は
他の半導体材料よりなる一又は複数の層（５）により第
１の層（４）と隔てられており、第１の層（４）は互い
に異なる半導体材料よりなる２つの層（５、３）の間に
配設され、該別の層（１）は最外層を形成する構造の多
層構造体の第１の層（４）を別の層（１）を著しくエッ
チングすることなく選択的にエッチングする方法であつ
て、第１の層及び別の層（４、１）の双方を該２つの隣
接した層（５、３）の間の第１の層（４）に凹部（１０
）が形成されるよう少量予備エッチングする段階と、予
備エッチングされた構造体にエッチング抵抗物（１１）
を少なくとも別の層（１）の残りの部分が覆われるが凹
部（１０）の壁は覆われないよう施す段階と、第１の層
（４）を所定量さらにエッチングする段階とよりなるこ
とを特徴とする選択的エッチング方法。 - （２）該予備エッチング段階に先立ちマスキング層（６
）を該別の層（１）上に設け、該予備エッチング段階中
に凹部（１０′）を該マスキング層（６）下の該別の層
（１）に形成し、また該マスキング層（６）をエッチン
グ抵抗物（１１）を設ける前に除去することを特徴とす
る特許請求の範囲第１項記載の方法。 - （３）マスキング（６）を該別の層（１）の上に設けた
後で該予備エッチング段階の前に窓（７）を該マスキン
グ層（６）に開け、多層構造体を窓（７）を通してエッ
チングし、第１及び別の層（４、１）及びその間にある
一又は複数の層（５）を露出することを特徴とする特許
請求の範囲第２項記載の方法。 - （４）エッチング抵抗物質（１１）は高周波プラズマ技
術により与えられる二酸化珪素よりなり、予備エッチン
グされた構造体に第１の層（４）に付随した凹部（１０
）の壁で他のどの部分よりも実質的に薄くなるように高
周波二酸化珪素の被覆を施し、また第１の層（４）の該
引続くエッチングに先立ち被覆された予備エッチングさ
れた構造体を第１の層（４）に不随した凹部（１０）の
壁からのみ二酸化珪素被覆を除去するに見合う時間エツ
チングすることを特徴とする特許請求の範囲第１項から
第３項中いずれか一項記載の方法。 - （５）第１及び別の層（４、１）はＧａＩｎＡｓＰより
なり、第１及び別の層は第１のＩｎＰ層（５）より隔て
られ、第１の層（４）は該第１のＩｎＰ層（５）と別の
ＩｎＰ層（３）との間に配設されていることを特徴とす
る特許請求の範囲第１項ないし第４項中いずれか一項記
載の方法。 - （６）第１の層（４）はさらにエッチングされてレーザ
の活性領域を与える活性ＧａＩｎＡｓＰ層であり、別の
層（１）はｐ型ＧａＩｎＡｓＰよりなりレーザ用電気接
触層をなし、第１のＩｎＰ層（５）はｐ型でありまた別
のＩｎＰ層（３）はｎ型であることを特徴とする特許請
求の範囲第５項記載の方法。 - （７）一の導電性タイプのＩｎＰ層（３）上に配設され
たＧａＩｎＡｓＰ活性層（４）と、ＧａＩｎＡｓＰ活性
層（４）上に配設された逆の導電性タイプのＩｎＰ層（
５）と、逆の導電性タイプのＩｎＰ層（５）上に配設さ
れた逆の導電性タイプのＧａＩｎＡｓＰ接触層（１）と
よりなる多量構造体中に質量輸送ベリードヘテロ構造レ
ーザを製造する方法であつて、ＧａＩｎＡｓＰ接触層（
１１）に２つの細長窓（７）を有するマスキング層（６
）を設ける段階と、多層構造体を一の導電性タイプのＩ
ｎＰ層（３）まで窓（７）を介してエッチングし、もつ
て間にメサ（９）を有する一対のチャンネル（８）を形
成する段階と、該エッチングにより露出された両方のＧ
ａＩｎＡｓＰ層をＧａＩｎＡｓＰ選択エッチングにより
少量予備エッチングしもつて凹部（１０′）をマスキン
グ層（６）の下に、また凹部（１０）を逆の導電性タイ
プのＩｎＰ層（５）の下に形成する段階と、マスキング
層（６）を除去し該予備エッチングされた多層構造体上
に高周波二酸化珪素（１１）をその厚さがＩｎＰ層（５
）下の該凹部（１０）で他のどの部分よりも実質的に薄
くなるように付着する段階と、該高周波二酸化珪素で被
覆された予備エッチングされた多層構造体を高周波二酸
化珪素がＩｎＰ層（５）下の凹部（１０）の壁からのみ
除去されるに見合う時間だけエッチングする段階と、さ
らにＧａＩｎＡｓＰ活性層（４）をエッチングしてレー
ザ用の活性領域（１６）を形成する段階と、残りの高周
波二酸化珪素（１１）を除去する段階と、質量輸送過程
を実行しＩｎＰ層（５）下のエッチングされた凹部（１
０）をＩｎＰで充填する段階と、二酸化珪素層（１２）
をかく処理された構造体に付着させる段階と、窓（１３
）をメサの付着された二酸化珪素層（１２）に開け、も
つてＧａＩｎＡｓＰ接触層（１）を露出する段階と、該
付着された二酸化珪素（１２）上に金属被覆層（１４）
を付着させまた露出されたＧａＩｎＡｓＰ接触層（１）
と接触させる段階とよりなることを特徴とする製造方法
。 - （８）特許請求の範囲第１項から第６項中いずれか１項
記載の方法による多層構造体の選択的エッチングを製造
過程に含む半導体装置。 - （９）特許請求の範囲第７項記載の方法により製造され
た質量輸送ベリードヘテロ構造レーザ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08416412A GB2160823B (en) | 1984-06-28 | 1984-06-28 | Semiconductor devices and their fabrication |
| GB8416412 | 1984-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118135A true JPS6118135A (ja) | 1986-01-27 |
Family
ID=10563083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140099A Pending JPS6118135A (ja) | 1984-06-28 | 1985-06-26 | 選択的エツチング方法及び質量輸送ベリードヘテロ構造レーザの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4662988A (ja) |
| EP (1) | EP0176166B1 (ja) |
| JP (1) | JPS6118135A (ja) |
| AT (1) | ATE38742T1 (ja) |
| DE (1) | DE3566328D1 (ja) |
| GB (1) | GB2160823B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777148A (en) * | 1985-01-30 | 1988-10-11 | Massachusetts Institute Of Technology | Process for making a mesa GaInAsP/InP distributed feedback laser |
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| US4764246A (en) * | 1985-08-06 | 1988-08-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Buried undercut mesa-like waveguide and method of making same |
| JPH0716077B2 (ja) * | 1985-10-11 | 1995-02-22 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
| GB8618373D0 (en) * | 1986-07-28 | 1986-09-03 | British Telecomm | Fabrication technique |
| US4858241A (en) * | 1987-05-26 | 1989-08-15 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| DE3887567T2 (de) * | 1987-05-26 | 1994-06-01 | Toshiba Kawasaki Kk | Halbleiterlaservorrichtung und Verfahren zu ihrer Herstellung. |
| JPS6461081A (en) * | 1987-09-01 | 1989-03-08 | Japan Res Dev Corp | Distributed-feedback type semiconductor laser and manufacture thereof |
| KR910008439B1 (ko) * | 1989-04-06 | 1991-10-15 | 재단법인 한국전자통신연구소 | 매립형 레이저 다이오드의 제조방법 |
| US4980314A (en) * | 1989-06-06 | 1990-12-25 | At&T Bell Laboratories | Vapor processing of a substrate |
| US4944838A (en) * | 1989-08-03 | 1990-07-31 | At&T Bell Laboratories | Method of making tapered semiconductor waveguides |
| US5082799A (en) * | 1990-09-14 | 1992-01-21 | Gte Laboratories Incorporated | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers |
| US5222091A (en) * | 1990-09-14 | 1993-06-22 | Gte Laboratories Incorporated | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor |
| US5270245A (en) * | 1992-11-27 | 1993-12-14 | Motorola, Inc. | Method of forming a light emitting diode |
| TW347597B (en) * | 1994-01-31 | 1998-12-11 | Mitsubishi Chem Corp | Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode |
| DE4427840A1 (de) * | 1994-07-28 | 1996-02-01 | Osa Elektronik Gmbh | Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips |
| CN104409605B (zh) * | 2014-11-28 | 2017-10-27 | 杭州士兰明芯科技有限公司 | 一种高压芯片led结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7505134A (nl) * | 1975-05-01 | 1976-11-03 | Philips Nv | Werkwijze voor het vervaardigen van een half- geleiderinrichting. |
| GB2114808B (en) * | 1981-12-01 | 1985-10-09 | Standard Telephones Cables Ltd | Semiconductor laser manufacture |
| US4468850A (en) * | 1982-03-29 | 1984-09-04 | Massachusetts Institute Of Technology | GaInAsP/InP Double-heterostructure lasers |
-
1984
- 1984-06-28 GB GB08416412A patent/GB2160823B/en not_active Expired
-
1985
- 1985-04-29 AT AT85303005T patent/ATE38742T1/de not_active IP Right Cessation
- 1985-04-29 DE DE8585303005T patent/DE3566328D1/de not_active Expired
- 1985-04-29 EP EP85303005A patent/EP0176166B1/en not_active Expired
- 1985-05-01 US US06/729,181 patent/US4662988A/en not_active Expired - Fee Related
- 1985-06-26 JP JP60140099A patent/JPS6118135A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2160823A (en) | 1986-01-02 |
| GB8416412D0 (en) | 1984-08-01 |
| EP0176166A1 (en) | 1986-04-02 |
| ATE38742T1 (de) | 1988-12-15 |
| GB2160823B (en) | 1987-05-28 |
| US4662988A (en) | 1987-05-05 |
| EP0176166B1 (en) | 1988-11-17 |
| DE3566328D1 (en) | 1988-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6118135A (ja) | 選択的エツチング方法及び質量輸送ベリードヘテロ構造レーザの製造方法 | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| US6665325B2 (en) | Quantum cascade laser and method for making same | |
| TW439336B (en) | Semiconductor device and method for fabricating the same | |
| EP0114133B1 (fr) | Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar | |
| JPH1065268A (ja) | 面発光レーザの製造方法 | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPH08236500A (ja) | 歪み層を生成するための裏面エッチング | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| JPH11330095A (ja) | 半導体装置の製造方法 | |
| JP2000150925A (ja) | 導波路型集積半導体装置の作製方法 | |
| JPS62204576A (ja) | 縦型トランジスタの製造方法 | |
| JP2563206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0951143A (ja) | 半導体装置の製造方法、半導体レーザの製造方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JP3309461B2 (ja) | 量子細線の製造方法および量子細線並びにそれを用いた量子効果素子 | |
| JPH02234474A (ja) | 電子装置の製造方法 | |
| JPH0378273A (ja) | 半導体レーザの製造方法 | |
| JPH0378277A (ja) | 半導体レーザの製造方法 | |
| JPS6353952A (ja) | 多層配線の形成方法 | |
| JPH05291685A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPH04150053A (ja) | 化合物半導体集積回路およびその製造法 | |
| JPH0267781A (ja) | 光・電子集積回路装置の製造方法 | |
| JPH02146722A (ja) | 量子細線の製造方法 |