JPH0951143A - 半導体装置の製造方法、半導体レーザの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 表面異物を除去可能な半導体装置の製造方
法，及び半導体レーザの製造方法を提供する。 【解決手段】 ウエハ状のｐ型ＩｎＰ基板１上にｐ型Ｉ
ｎＰ下クラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ型Ｉ
ｎＰ上クラッド層４をＭＯＣＶＤ法を用いた第１回目の
エピタキシャル結晶成長により形成し、このウエハの表
面を硝酸により処理するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法，及び半導体レーザの製造方法に関し、特にＩｎＰ
系材料からなる半導体装置の製造方法，及び半導体レー
ザの製造方法に関するものである。

【０００２】

【従来の技術】半導体レーザ等の半導体装置の結晶成長
に主として用いられているＭＯＣＶＤ法（Metal Organi
c Chemical Vapor Deposition:有機金属気相成長法) で
は、成長装置内部の炉壁に付着した生成物による装置内
発塵等の影響により、エピタキシャル結晶成長層上に表
面異物が多く発生する。

【０００３】図１０は従来の半導体レーザの構造を示す
断面摸式図であり、図において、１はｐ型ＩｎＰ基板，
２はｐ型ＩｎＰ下クラッド層，３はＩｎＧａＡｓＰ活性
層，４はｎ型ＩｎＰ上クラッド層、３０は第１のｐ型Ｉ
ｎＰ電流ブロック層、３１はｎ型ＩｎＰ電流ブロック
層、３２は第２のｐ型ＩｎＰ電流ブロック層、３３はＳ
ｉＯ2 やＳｉＮ等からなる絶縁膜、１７はｎ型ＩｎＰコ
ンタクト層、１８はｎ側電極、１９はｐ側電極である。

【０００４】また、図６は従来の半導体レーザの製造方
法の主要工程を示す断面摸式図であり、図において、図
１０と同一符号は同一又は相当する部分を示しており、
５はパーティクル、８は表面突起物である。

【０００５】次に半導体レーザの製造方法について説明
する。まず、ウエハ状態のｐ型ＩｎＰ基板１上にｐ型Ｉ
ｎＰ下クラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ型Ｉ
ｎＰ上クラッド層４をＭＯＣＶＤ法を用いた第１回目の
エピタキシャル結晶成長により順次形成して、ＩｎＰ／
ＩｎＧａＡｓＰ系ダブルヘテロ（ＤＨ）構造を作製す
る。

【０００６】続いて、ｎ型ＩｎＰ上クラッド層４上に、
ＳｉＯ2 膜等の絶縁膜（図示せず）を形成し、これをコ
ンタクト露光法を用いてパターニングしてストライプ形
状の絶縁膜マスク（図示せず）を形成し、これをマスク
として上記ｎ型ＩｎＰ上クラッド層４表面からｐ型Ｉｎ
Ｐ基板１に達するよう約２．５μｍの深さまでウエット
エッチングを行い、幅約１μｍ程度のメサストライプを
形成する。

【０００７】次に、該メサストライプを埋め込むように
第２回目のＭＯＣＶＤ法を用いたエピタキシャル結晶成
長により、第１のｐ型ＩｎＰ電流ブロック層３０、ｎ型
ＩｎＰ電流ブロック層３１、第２のｐ型ＩｎＰ電流ブロ
ック層３２を順次形成し、続いて、上記ストライプ状の
絶縁膜マスク１５ａを除去して、第３回目のＭＯＣＶＤ
法によるエピタキシャル結晶成長によりＩｎＰコンタク
ト層１７を形成し、次に、該ｎ型ＩｎＰコンタクト層１
７上に蒸着等により絶縁膜３３を形成し、これの上記メ
サストライプの上方に位置する領域に幅約５〜６μｍの
開口部を設け、さらに、この開口部内とｎ型ＩｎＰコン
タクト層１７上にｎ側電極１８を形成し、上記ｐ型Ｉｎ
Ｐ基板１の裏面にそれぞれｐ側電極１９を形成し、上記
ウエハをへき開してレーザ共振器端面を形成して、図１
０に示すような半導体レーザを得る。

【０００８】ここで、上記第１回目のエピタキシャル結
晶成長において、この結晶成長により形成されたウエハ
の表面には、図６(a) に示すように、ｎ型ＩｎＰ上クラ
ッド層４表面に付着している微小な異物であるパーティ
クル５と、ｐ型ＩｎＰ基板１の表面に固着した表面突起
物８の２種類の表面異物が発生している。このようなウ
エハ上の異物の除去方法として従来から利用されている
方法の１つに、水を高速でスプレイ状に吹きつけて異物
を除去する、いわゆる、水のジェットスプレー処理があ
る。このような水のジェットスプレー処理を行うと、図
６(b) に示すように、ウエハ表面のｎ型ＩｎＰ上クラッ
ド層４表面に付着しただけのパーティクル５の除去が可
能である。しかしながら、この方法では、ｐ型ＩｎＰ基
板１に固着した表面突起物８は取り去ることはできな
い。

【０００９】図７はメサストライプ形成後のウエハ上に
表面突起物８が固着している状態を示す図であり、この
図は実際の表面突起物８を撮影した顕微鏡写真をもとに
描いたものである。図において、８は表面突起物、１５
ａはメサストライプ形成のためのストライプ状の絶縁膜
マスク、５０はウエハ、５２はクラックである。この図
からわかるように、表面突起物８は直径約１００μｍ，
高さ約１００μｍの突起物である。このような表面突起
物８が存在すると、メサストライプ形成に用いられる絶
縁膜マスク１５ａをパターニングにより形成する工程で
行われるコンタクト露光において、ウエハ表面にコンタ
クト露光マスク（図示せず）を圧着する際に、この露光
マスクにより表面突起物８がウエハに押し付けられて、
図７に示すようにウエハにクラックを発生させたり、場
合によっては、図８に示すように、ウエハ割れを発生さ
せてしまう。なお、図８において、図７と同一符号は同
一または相当する部分を示しており、５１はウエハ割れ
である。

【００１０】また、従来の半導体レーザにおいては、コ
ンタクト層１７上にメサストライプ上部の領域に開口部
を有する絶縁膜３３を形成し、この開口部内，及び絶縁
膜３３上にｎ側電極１８を設けることにより、電極１８
をメサストライプ上部のみにおいてコンタクト層１７と
接触させる構造としているが、ウエハ上に表面突起物８
が発生すると、この表面突起物８の近傍は絶縁膜３３が
均一に形成されず、絶縁膜３３に穴が開いてしまい、こ
の穴から電極１８がコンタクト層１７と接してしまい、
この穴によりコンタクト層１７に接した電極１８と第２
のｐ型ＩｎＰ電流ブロック層３２との間にコンタクト層
１７の不要な容量が発生して、高速応答性等の半導体レ
ーザのレーザ特性が著しく劣化してしまうという問題が
あった。

【００１１】

【発明が解決しようとする課題】以上のように、従来の
ＭＯＣＶＤ法等を用いたエピタキシャル結晶成長工程を
含む半導体レーザ等の半導体装置の製造方法において
は、製造工程中に表面異物が発生していたが、この表面
異物，特に表面突起物を効率よく除去する方法がなかっ
たため、半導体レーザのように、コンタクト露光を行う
工程等を含む半導体装置の製造方法においては、この表
面異物が露光マスクによりウエハに押しつけられること
により、ウエハにクラックが発生したり、ウエハ割れが
発生してしまうという問題があった。

【００１２】また、特に半導体レーザにおいては、ｎ側
電極とコンタクト層とを絶縁している絶縁膜が不均一に
成膜され、絶縁膜に穴があき、この穴をとおしてｎ側電
極とコンタクト層とが接触して、このコンタクト層に接
したｎ側電極と電流ブロック層との間でコンタクト層に
不要な容量が発生し、レーザ特性が劣化してしまうとい
う問題があった。

【００１３】この発明は上記のような問題点を解消する
ためになされたものであり、表面異物を除去可能な半導
体装置の製造方法を提供することを目的とする。

【００１４】また、この発明は上記のような問題点を解
消するためになされたものであり、表面異物を除去可能
な半導体レーザの製造方法を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、最表面層がＩｎＰ層である，少なくと
も１層以上の半導体層をエピタキシャル結晶成長させる
工程と、上記結晶成長により得られた半導体層の表面を
硝酸処理する工程とを備えるようにしたものである。

【００１６】また、上記半導体装置の製造方法におい
て、上記最表面層であるＩｎＰ層を形成した後、連続し
て硝酸により除去可能で塩酸により除去できない半導体
材料からなる第１のダミー層と、硝酸により除去できず
塩酸により除去可能な半導体材料からなる第２のダミー
層とをエピタキシャル成長させる工程と、上記硝酸処理
工程の後、塩酸処理により上記第２のダミー層を除去
し、その後、硝酸処理により上記第１のダミー層を除去
する工程とを含むようにしたものである。

【００１７】また、上記半導体装置の製造方法におい
て、上記第１のダミー層はＩｎＧａＡｓからなり、上記
第２のダミー層はＩｎＰからなるようにしたものであ
る。

【００１８】また、この発明に係る半導体レーザの製造
方法は、第１導電型ＩｎＰ基板上に、第１導電型ＩｎＰ
下クラッド層、ＩｎＧａＡｓＰにより構成される活性
層、第２導電型ＩｎＰ上クラッド層を第１のエピタキシ
ャル結晶成長により形成する工程と、該第１のエピタキ
シャル結晶成長により得られた半導体層の表面を硝酸処
理する工程と、上記第２導電型ＩｎＰ上クラッド層表面
から上記第１導電型ＩｎＰ基板に達する深さまで選択的
にエッチングしてメサストライプを形成する工程と、該
メサストライプを埋め込むように、第１の第１導電型Ｉ
ｎＰ電流ブロック層、第２導電型ＩｎＰ電流ブロック
層、第２の第１導電型ＩｎＰ電流ブロック層を第２のエ
ピタキシャル結晶成長により形成する工程と、該第２の
エピタキシャル結晶成長により得られた半導体層の表面
を硝酸処理する工程と、上記第２の第１導電型電流ブロ
ック層と第２導電型ＩｎＰ上クラッド層上に第２導電型
ＩｎＰコンタクト層を第３のエピタキシャル結晶成長に
より形成する工程と、該第３のエピタキシャル結晶成長
により得られた半導体層の表面を硝酸処理する工程とを
備えるようにしたものである。

【００１９】また、上記半導体レーザの製造方法におい
て、上記第１ないし第３のエピタキシャル結晶成長の
後、それぞれ、連続してＩｎＧａＡｓダミー層とＩｎＰ
ダミー層とをエピタキシャル成長させる工程と、上記各
硝酸処理工程の後、それぞれ、塩酸処理により上記各Ｉ
ｎＰダミー層を除去し、その後、硝酸処理により上記各
ＩｎＧａＡｓダミー層を除去する工程とを含むようにし
たものである。

【００２０】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１に係る半導体装
置の製造方法（図１）は、最表面層がＩｎＰ層である，
少なくとも１層以上の半導体層（１，２，３，４）をエ
ピタキシャル結晶成長させる工程と、上記結晶成長によ
り得られた半導体層の表面を硝酸処理する工程とを備え
た構成としたものであり、これにより、半導体層（１，
２，３，４）をエピタキシャル結晶成長させる際に発生
する表面突起物（８）を硝酸処理により除去して、表面
突起物の発生により起こる歩留りの低下や半導体装置の
性能の劣化を防ぐことができるという作用効果が得られ
るものである。

【００２１】実施の形態２．また、この発明の実施の形
態２に係る半導体装置の製造方法（図１）は、上記実施
の形態１の半導体装置の製造方法において、上記最表面
層であるＩｎＰ層（４）を形成した後、連続して硝酸に
より除去可能で塩酸により除去できない半導体材料から
なる第１のダミー層（９）と、硝酸により除去できず塩
酸により除去可能な半導体材料からなる第２のダミー層
（１０）とをエピタキシャル成長させる工程と、上記硝
酸処理工程の後、塩酸処理により上記第２のダミー層
（１０）を除去し、その後、硝酸処理により上記第１の
ダミー層（９）を除去する工程とを含む構成としたもの
で、これにより、半導体層（１，２，３，４）をエピタ
キシャル結晶成長させる際に発生する表面突起物（８）
を硝酸処理により除去できるとともに、硝酸処理により
除去できない表面突起物（１１）を塩酸処理により除去
でき、表面突起物の発生により起こる歩留りの低下や半
導体装置の性能の劣化をより確実に防ぐことができると
いう作用効果が得られるものである。

【００２２】実施の形態３．また、この発明の実施の形
態３に係る半導体レーザの製造方法（図１，図９）は、
第１導電型ＩｎＰ基板（１）上に、第１導電型ＩｎＰ下
クラッド層（２）、ＩｎＧａＡｓＰにより構成される活
性層（３）、第２導電型ＩｎＰ上クラッド層（４）を第
１のエピタキシャル結晶成長により形成する工程と、該
第１のエピタキシャル結晶成長により得られた半導体層
（１，２，３，４）の表面を硝酸処理する工程と、上記
第２導電型ＩｎＰ上クラッド層（４）表面から上記第１
導電型ＩｎＰ基板（１）に達する深さまで選択的にエッ
チングしてメサストライプを形成する工程と、該メサス
トライプを埋め込むように、第１の第１導電型ＩｎＰ電
流ブロック層（３０）、第２導電型ＩｎＰ電流ブロック
層（３１）、第２の第１導電型ＩｎＰ電流ブロック層
（３２）を第２のエピタキシャル結晶成長により形成す
る工程と、該第２のエピタキシャル結晶成長により得ら
れた半導体層（３１，３２，３３）の表面を硝酸処理す
る工程と、上記第２の第１導電型電流ブロック層（３
３）と第２導電型ＩｎＰ上クラッド層（４）上に第２導
電型ＩｎＰコンタクト層（１７）を第３のエピタキシャ
ル結晶成長により形成する工程と、該第３のエピタキシ
ャル結晶成長により得られた半導体層（１７）の表面を
硝酸処理する工程とを備える構成としたものであり、こ
れにより、上記第１ないし第３のエピタキシャル結晶成
長の際に発生する表面突起物（８）を硝酸処理により除
去して、表面突起物の発生により起こる歩留りの低下を
防ぐことができるとともに、性能の劣化を防いだ半導体
レーザが得ることができるという作用効果が得られるも
のである。

【００２３】実施の形態４．また、この発明の実施の形
態４に係る半導体レーザの製造方法（図５，図９）は、
上記実施の形態３の半導体レーザの製造方法において、
上記第１ないし第３のエピタキシャル結晶成長の後、そ
れぞれ、連続してＩｎＧａＡｓダミー層（９）とＩｎＰ
ダミー層（１０）とをエピタキシャル成長させる工程
と、上記各硝酸処理工程の後、それぞれ、塩酸処理によ
り上記各ＩｎＰダミー層（１０）を除去し、その後、硝
酸処理により上記各ＩｎＧａＡｓダミー層（９）を除去
する工程とを含む構成としたものであり、これにより、
半導体層をエピタキシャル結晶成長させる際に発生する
表面突起物（８）を硝酸処理により除去できるととも
に、硝酸処理により除去できない表面突起物（１１）を
塩酸処理により除去でき、表面突起物の発生により起こ
る歩留りの低下をより確実に防ぐことができるととも
に、性能の劣化をより確実に防いだ半導体レーザが得る
ことができるという作用効果が得られるものである。

【００２４】

【実施例】

実施例１．図１は本発明の実施例１による半導体レーザ
の製造方法の主要工程を示す図であり、図において、１
はｐ型ＩｎＰ基板，２はｐ型ＩｎＰ下クラッド層，３は
ＩｎＧａＡｓＰ活性層，４はｎ型ＩｎＰ上クラッド層、
５はパーティクル、８は表面突起物である。

【００２５】また、図９は本発明の実施例１による半導
体レーザの製造方法を示す断面工程図であり、図におい
て、図１と同一符号は同一または相当する部分を示して
おり、１５はＳｉＯ2 膜からなる絶縁膜マスクで、Ｓｉ
Ｎ等のその他の材料を用いるようにしてもよい。１５ａ
はストライプ形状のＳｉＯ2 膜からなる絶縁膜マスク、
３０は第１のｐ型ＩｎＰ電流ブロック層、３１はｎ型Ｉ
ｎＰ電流ブロック層、３２は第２のｐ型ＩｎＰ電流ブロ
ック層、３３はＳｉＯ2 やＳｉＮ等からなる絶縁膜、１
７はｎ型ＩｎＰコンタクト層、１８はｎ側電極、１９は
ｐ側電極である。

【００２６】次に本実施例１の半導体レーザの製造方法
について説明する。まず、図９(a)に示すように、ＭＯ
ＣＶＤ法を用いて厚さ３５０μｍのウエハ状のｐ型Ｉｎ
Ｐ基板１の上に、ｐ＝１×１０¹⁸cm^-3及び厚さ２μｍの
ｐ型ＩｎＰ下クラッド層２，アンドープ及び厚さ０．１
μｍのＩｎx Ｇａ1-x Ａｓy Ｐ1-y(x=0.72,y=0.61)活性
層３，ｎ＝１×１０¹⁸cm^-3及び厚さ０．７μｍのｎ型Ｉ
ｎＰ上クラッド層４を順次、第１回目のエピタキシャル
結晶成長により形成する。

【００２７】このＭＯＣＶＤ成長工程中に、図１(a) に
示すように、直径及び高さが１〜１０μｍのパーティク
ル５が２０個／cm² の密度でｎ型ＩｎＰ上クラッド層４
の表面に付着し、また直径及び高さが１０〜１００μｍ
の表面突起物８が０．５個／cm² の密度でｐ型ＩｎＰ基
板１上に形成される。

【００２８】次に、このエピタキシャル結晶成長させた
ウエハを濃硝酸中に１分間浸漬する硝酸処理を行うこと
により、図１(b) に示すように、パーティクル５及び表
面突起物８を除去することができる。なお、この硝酸に
よる処理では最表面のＩｎＰ上クラッド層４はエッチン
グされず劣化しないが、ＩｎＧａＡｓＰ活性層３は、表
面突起物８近傍で露出した部分がサイドエッチングされ
るため、数分間以上処理することは好ましくない。ま
た、この硝酸による処理時間は、硝酸の濃度に応じて調
整する。また、この硝酸処理はウエハを硝酸中に浸漬す
るかわりに、ウエハ上に硝酸を吹きつけて行うようにし
てもよい。

【００２９】ここで、図２(a),(b) に硝酸処理前，及び
処理後のウエハ表面の状態を示す。この図２は、顕微鏡
による表面写真に基づいて作成した平面図であり、図に
おいて、８は表面突起物であり、５０はウエハである。

【００３０】硝酸処理前には図２(a) に示すように、高
さ約５０μｍの表面異物８が存在していたが、硝酸処理
後には図２(b) に示すように、この表面異物８は完全に
除去され、細かな１μｍ以下の凹凸状の荒れが残るのみ
となった。

【００３１】次に、図９(b) に示すように、ｎ型ＩｎＰ
上クラッド層４上に厚さ０．１μｍのＳｉＯ2 膜等の絶
縁膜マスク１５を形成後、約５μｍ幅のストライプ状に
パターニングして、ストライプ形状の絶縁膜マスク１５
ａを形成する（図９(c))。このパターニングの際にコン
タクト露光法を用いても、ウエハ上には表面突起物がな
いため、ウエハ割れやクラック等の不良をもたらすこと
はない。その後、ＨＢｒ系のエッチング液を用いて上記
ＳｉＯ2 膜１５ａをマスクとしてｎ型ＩｎＰ上クラッド
層４の表面から、ｐ型ＩｎＰ基板１に達する深さまで、
即ち、約２．５μｍの深さまでエッチングして活性層幅
約１μｍのメサストライプを形成する（図９(d))。

【００３２】続いて、第２回目のＭＯＣＶＤ法を用いた
エピタキシャル結晶成長により、厚さ約０．５μｍでキ
ャリア濃度が１×１０¹⁸cm^-3である第１のｐ型ＩｎＰ電
流ブロック層３０、厚さ約０．８μｍでキャリア濃度が
７×１０¹⁸cm^-3であるｎ型ＩｎＰ電流ブロック層３１、
厚さ約１．２μｍでキャリア濃度が１×１０¹⁸cm^-3であ
る第２のｐ型ＩｎＰ電流ブロック層３２をメサストライ
プを埋め込むように成長させ（図９(e))、ストライプ状
の絶縁膜マスク１５ａを除去した後、上記と同様の硝酸
処理をウエハに対して行い、ＭＯＣＶＤ法を用いた第２
回目のエピタキシャル結晶成長により発生したウエハ上
の表面突起物を除去する。

【００３３】さらに、第３回目のＭＯＣＶＤ法を用いた
エピタキシャル結晶成長によりコンタクト層１７を形成
し、再び、上記と同様の硝酸処理をウエハに対して行
い、ウエハ上の表面突起物を除去する。

【００３４】次に、ｎ型ＩｎＰコンタクト層１７上に蒸
着等により絶縁膜３３を形成し、これの上記メサストラ
イプの上方に位置する領域に幅約５〜６μｍの開口部を
設け、さらに、この開口部内とｎ型ＩｎＰコンタクト層
１７上にｎ側電極１８を形成し、上記ｐ型ＩｎＰ基板１
の裏面にそれぞれｐ側電極１９を形成し、上記ウエハを
へき開してレーザ共振器端面を形成し、図９(f) に示す
ような半導体レーザを得る。

【００３５】以下、硝酸処理の効果について説明する。
図３に、図２(a) に示した表面突起物の断面ＳＥＭ（走
査電子顕微鏡）観察結果をもとに描いた図を示す。図３
において図１と同一符号は同一又は相当する部分を示し
ており、１２は表面突起物８の中心近傍部、１３は表面
突起物８のウエハ近傍部、２０はｐ型ＩｎＰ下クラッド
層２，ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰ上クラッド
層４からなる積層構造部である。図３(b) は図３(a) の
表面突起物８と、ｐ型ＩｎＰ基板１及び積層構造部２０
からなるウエハとの接する領域を拡大した図である。

【００３６】図３(b) の拡大写真より、表面突起物８は
ウエハに固着しているが、エピタキシャル結晶成長され
た積層構造部２０の中に埋まっているのではなく、Ｉｎ
Ｐ基板１の上に数μｍ幅で接して、載置されているよう
な状態であることがわかる。

【００３７】次に表面突起物８の中心近傍部１２と、突
起物８のウエハ近傍部１３とのエネルギー分散法Ｘ線ス
ペクトル（ＥＤＸ）による組成分析結果をそれぞれ図４
(a),図４(b) に示す。表面突起物８の中心近傍部１２は
主にＩｎＰからなるが、表面突起物８が基板１と接して
いる部分はＩｎＡｓＰが主成分であり、Ａｓを含んでい
ることがわかる。これは、表面突起物８がＩｎＰをエッ
チング可能な塩酸によってはほとんど除去されず、Ｉｎ
Ｐはエッチングせず、ＩｎＡｓＰはエッチング可能な硝
酸を用いることにより除去されるという事実に対応して
いる。

【００３８】本発明の半導体レーザの製造方法において
は、第１〜第３回目のエピタキシャル結晶成長工程にお
いて発生するウエハの表面突起物を除去できるので、上
述したように、ウエハ割れを抑制できるとともに、絶縁
膜３３に表面突起物８の発生により穴が開き、ｎ側電極
１８とコンタクト層１７が本来絶縁されるべき箇所で接
触して、レーザ特性が劣化することを阻止することがで
き、歩留り良く安価に半導体レーザを得ることができ
る。また、本発明においては、表面突起物８を除去する
方法として硝酸処理という簡単な工程しか用いていない
ため、容易に、かつ安価に半導体レーザを得ることがで
きる。

【００３９】このように、本発明の実施例１によれば、
ｐ型ＩｎＰ基板１上に、ｐ型ＩｎＰ下クラッド層２、Ｉ
ｎＧａＡｓＰにより構成される活性層３、ｎ型ＩｎＰ上
クラッド層４を第１回目のエピタキシャル結晶成長によ
り形成した後、エッチングによりメサストライプを形成
し、このメサストライプを埋め込むように、第１のｐ型
ＩｎＰ電流ブロック層３０、ｎ型ＩｎＰ電流ブロック層
３１、第２のｐ型ＩｎＰ電流ブロック層３２を第２回目
のエピタキシャル結晶成長により形成し、その後、上記
第２のエピタキシャル結晶成長により得られた半導体層
の表面を硝酸処理し、さらに、ｎ型ＩｎＰコンタクト層
１７を第３のエピタキシャル結晶成長により形成し、こ
の第３のエピタキシャル成長により得られた半導体層の
表面を硝酸処理するようにしたから、第１回目〜第３回
目のエピタキシャル結晶成長の際にウエハ上に発生する
表面突起物８を除去でき、ウエハ割れを抑制できるとと
もに、絶縁膜３３を均一に形成してレーザ特性が劣化す
ることを阻止することができ、歩留り良く安価に半導体
レーザを得られる効果がある。

【００４０】なお、上記実施例１においては、第１〜第
３回目のエピタキシャル結晶成長工程後に、硝酸処理を
行うようにしたが、本発明においては、第１〜第３回目
のいずれかのエピタキシャル結晶成長工程後のみに硝酸
処理を行うようにしてもよく、このような場合において
も上記実施例１と同様の効果を奏する。

【００４１】実施例２．図５は本発明の実施例２による
半導体レーザの製造方法の主要工程を示す図であり、図
において、図１と同一符号は同一または相当する部分を
示しており、６はＩｎＡｓＰ、７はＩｎＰ、９はＩｎＧ
ａＡｓダミー層、１０はＩｎＰダミー層、１１は第２の
表面突起物である。

【００４２】つぎに製造方法について説明する。図５
(a) に示すように、ｐ型ＩｎＰ基板１上にｐ型ＩｎＰ下
クラッド層２，ＩｎＧａＡｓＰ活性層３，ｎ型ＩｎＰ上
クラッド層４をＭＯＣＶＤ法を用いた第１回目のエピタ
キシャル結晶成長により形成した後で、さらに連続して
ＩｎＧａＡｓダミー層９を厚さ０．１μｍ，ＩｎＰダミ
ー層１０を厚さ０．１μｍとなるよう成長させる。

【００４３】ここで、表面突起物８については、上記実
施例１において説明したように、基板１と接している部
分がＩｎＡｓＰ６からなり、中心部分がＩｎＰ７からな
っており、この表面突起物８はＭＯＣＶＤ装置等のエピ
タキシャル結晶成長に用いられる装置内の発塵物の一部
よりなるものと考えられる。しかし、表面突起物がＭＯ
ＣＶＤ装置内の発塵物の一部であるとすると、突起物の
組成はＭＯＣＶＤ装置内において使用している材料の使
用量の影響を受けることも考えられ、現在は表面層がＡ
ｓを含んだＩｎＡｓＰ６である場合がほとんどである
が、逆に表面がＩｎＰ７からなり、中心部がＩｎＡｓＰ
６からなる表面突起物１１が発生することも考えられ
る。本実施例２はこのような表面突起物１１を除去する
方法を含むものであり、まず、上記ＩｎＰダミー層１０
を形成した後、エピタキシャル結晶成長させたウエハを
上記実施例１と同様に濃硝酸により１分間，硝酸処理す
ることにより、図５(b) に示すように表面突起物８を除
去する。続いて、表面のＩｎＰダミー層１０をエッチン
グ除去するために、ウエハを濃塩酸で約５分間，塩酸処
理すると、表面がＩｎＰ７からなる第２の表面突起物１
１も除去され、図５(c)のように、ウエハ上に表面突起
物８，及び第２の表面突起物１１が除去された状態とな
る。このとき、ＩｎＧａＡｓダミー層９はＩｎＰダミー
層１０をエッチングする際にｎ型ＩｎＰ上クラッド層４
がエッチングされるのを防ぐ役割を果たしており、さら
にＩｎＧａＡｓダミー層９をエッチング除去する目的で
濃硝酸により３０秒間，硝酸処理を行うと図５(d) に示
す状態になる。

【００４４】その後、上記実施例１と同様に、ストライ
プ状の絶縁膜マスクを形成し、メサストライプを形成し
た後、第２回目，第３回目のエピタキシャル結晶成長に
より半導体レーザを形成するが、この第２回目，第３回
目のエピタキシャル結晶成長の後にも、上記と同様に、
予めＩｎＧａＡｓダミー層９とＩｎＰダミー層１０をこ
のエピタキシャル結晶成長に連続させて形成しておき、
ウエハ表面を硝酸処理し、塩酸処理し、再び、硝酸処理
することにより、ウエハ上の表面突起物を除去するよう
にする。

【００４５】このような本実施例２においては、エピタ
キシャル結晶成長の際に、この結晶成長に連続して予め
ＩｎＧａＡｓダミー層９とＩｎＰダミー層１０とをエピ
タキシャル結晶成長させておくとともに、このエピタキ
シャル結晶成長により得られた半導体層の表面に対し
て、硝酸処理、ＩｎＰダミー層を除去する塩酸処理、及
びＩｎＧａＡｓダミー層１０を除去する硝酸処理を行う
ようにしたから、エピタキシャル結晶成長後の硝酸処理
により表面が硝酸によりエッチング可能なＩｎＡｓＰか
らなる表面突起物８を除去でき、上記実施例１と同様の
効果を奏するとともに、その後の塩酸処理により、上記
硝酸処理により除去できない表面がＩｎＰである第２の
表面突起物１１も除去でき、確実に表面突起物を除去し
て、さらに歩留り良く安価に半導体レーザを得ることが
できる。

【００４６】なお、本実施例２においては、表面突起物
として２種類の表面突起物８と第２の表面突起物１１を
除去する場合について説明したが、その他の種類の表面
突起物が存在する場合においても、その表面突起物の材
質が硝酸および塩酸により除去可能なものであれば、本
実施例２と同様に硝酸処理及び塩酸処理を繰り返すこと
により表面突起物を除去でき、本実施例２と同様の効果
を奏する。

【００４７】また、上記実施例２においては、ＩｎＧａ
Ａｓダミー層９とＩｎＰダミー層１０を用いるようにし
たが、本発明は、例えば、上記ＩｎＧａＡｓダミー層９
の代わりに硝酸によりエッチング可能で塩酸によりエッ
チングできない半導体材料からなる第１のダミー層を形
成し、ＩｎＰダミー層の代わりに硝酸によりエッチング
できず塩酸によりエッチング可能な半導体材料からなる
第２のダミー層とを形成し、ウエハ表面を硝酸処理した
後、塩酸処理により上記第２のダミー層を除去し、その
後、硝酸処理により上記第１のダミー層を除去するよう
にした場合においても適用できるものであり、このよう
な場合においても上記実施例２と同様の効果を奏する。

【００４８】また、上記実施例２においては、第１〜第
３回目のエピタキシャル結晶成長工程後に、表面突起物
８，及び第２の表面突起物９を除去する工程を行うよう
にしたが、本発明においては、第１〜第３回目のいずれ
かのエピタキシャル結晶成長工程後のみに表面突起物，
及び第２の表面突起物を除去する工程を行うようにして
もよく、このような場合においても上記実施例２と同様
の効果を奏する。

【００４９】また、上記各実施例においては、メサスト
ライプ構造の半導体レーザについて説明したが、本発明
はその他の構造のエピタキシャル結晶成長により形成さ
れる半導体レーザにも適用できるものであり、このよう
な場合においても上記各実施例と同様の効果を奏する。

【００５０】また、上記各実施例においては半導体レー
ザの製造について説明したが、本発明は、その他の、最
表面層がＩｎＰ層である少なくとも１層以上の半導体層
をエピタキシャル結晶成長により形成する工程を含む半
導体装置の製造方法において、そのエピタキシャル結晶
成長工程後のウエハの表面処理工程としても適用できる
ものであり、このような場合においても、上記各実施例
と同様の効果を奏する。

【００５１】また、上記各実施例においては、活性層と
して単層のＩｎＧａＡｓＰを用いるようにしたが、本発
明においては、活性層として組成の異なる複数層のＩｎ
ＧａＡｓＰからなる多重量子井戸構造（ＭＱＷ）の活性
層を用いるようにしてもよく、このような場合において
も上記各実施例と同様の効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施例１による半導体レーザの製
造方法の主要工程を示す断面図である。

【図２】 この発明の実施例１による半導体レーザの製
造方法の主要工程を説明するための断面摸式図である。

【図３】 この発明の実施例１による半導体レーザの製
造方法の主要工程を説明するための、表面突起物の断面
図である。

【図４】 この発明の実施例１による半導体レーザの製
造方法の主要工程を説明するための、表面突起物の組成
分析結果を示す図である。

【図５】 この発明の実施例２による半導体レーザの製
造方法の主要工程を示す断面摸式図である。

【図６】 従来の半導体レーザの製造方法の主要工程を
示す断面摸式図である。

【図７】 従来の半導体レーザの製造方法の主要工程を
説明するための、ウエハ上に発生した表面突起物を示す
図である。

【図８】 従来の半導体レーザの製造方法の主要工程を
説明するための、ウエハと表面突起物とを示す摸式図で
ある。

【図９】 この発明の実施例１による半導体レーザの製
造方法を示す断面工程図である。

【図１０】 従来の半導体レーザの構造を示す断面図で
ある。

【符号の説明】

１ ｐ型ＩｎＰ基板、２ ｐ型ＩｎＰ下クラッド層、３
ＩｎＧａＡｓＰ活性層、４ ｎ型ＩｎＰ上クラッド
層、５ パーティクル、６ ＩｎＡｓＰ、７ ＩｎＰ、
８ 表面突起物、９ ＩｎＧａＡｓダミー層、１０ Ｉ
ｎＰダミー層、１１ 第２の表面突起物、１２ 中心近
傍部、１３ ウエハ近傍部、１５ 絶縁膜マスク、１５
ａ ストライプ状の絶縁膜マスク、１７ ｎ型ＩｎＰコ
ンタクト層、１８ ｎ側電極、１９ ｐ側電極、２０
積層構造部、３０ 第１のｐ型ＩｎＰ電流ブロック層、
３１ ｎ型ＩｎＰ電流ブロック層、３２ 第２のｐ型Ｉ
ｎＰ電流ブロック層、３３ 絶縁膜、５０ ウエハ、５
１ ウエハ割れ、５２ クラック。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年１月９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】 この発明の実施例１による半導体レーザの製
造方法の主要工程を説明するための顕微鏡写真を示す図
である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】 この発明の実施例１による半導体レーザの製
造方法の主要工程を説明するための、表面突起物の断面
の顕微鏡写真（ＳＥＭ写真）を示す図である。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】 従来の半導体レーザの製造方法の主要工程を
説明するための、ウエハ上に発生した表面突起物を示す
顕微鏡写真を示す図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｈ０１Ｌ 33/00 Ｂ // Ｈ０１Ｌ 21/304 ３４１ 21/304 ３４１Ｌ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 最表面層がＩｎＰ層である，少なくとも
   １層以上の半導体層をエピタキシャル結晶成長させる工
   程と、 上記結晶成長により得られた半導体層の表面を硝酸処理
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 請求項１に記載の半導体装置の製造方法
   において、 上記最表面層であるＩｎＰ層を形成した後、連続して硝
   酸により除去可能で塩酸により除去できない半導体材料
   からなる第１のダミー層と、硝酸により除去できず塩酸
   により除去可能な半導体材料からなる第２のダミー層と
   をエピタキシャル成長させる工程と、 上記硝酸処理工程の後、塩酸処理により上記第２のダミ
   ー層を除去し、その後、硝酸処理により上記第１のダミ
   ー層を除去する工程とを含むことを特徴とする半導体装
   置の製造方法。
3. 【請求項３】 請求項１に記載の半導体装置の製造方法
   において、 上記第１のダミー層はＩｎＧａＡｓからなり、 上記第２のダミー層はＩｎＰからなることを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 第１導電型ＩｎＰ基板上に、第１導電型
   ＩｎＰ下クラッド層、ＩｎＧａＡｓＰにより構成される
   活性層、第２導電型ＩｎＰ上クラッド層を第１のエピタ
   キシャル結晶成長により形成する工程と、 該第１のエピタキシャル結晶成長により得られた半導体
   層の表面を硝酸処理する工程と、 上記第２導電型ＩｎＰ上クラッド層表面から上記第１導
   電型ＩｎＰ基板に達する深さまで選択的にエッチングし
   てメサストライプを形成する工程と、 該メサストライプを埋め込むように、第１の第１導電型
   ＩｎＰ電流ブロック層、第２導電型ＩｎＰ電流ブロック
   層、第２の第１導電型ＩｎＰ電流ブロック層を第２のエ
   ピタキシャル結晶成長により形成する工程と、 該第２のエピタキシャル結晶成長により得られた半導体
   層の表面を硝酸処理する工程と、 上記第２の第１導電型電流ブロック層と第２導電型Ｉｎ
   Ｐ上クラッド層上に第２導電型ＩｎＰコンタクト層を第
   ３のエピタキシャル結晶成長により形成する工程と、 該第３のエピタキシャル結晶成長により得られた半導体
   層の表面を硝酸処理する工程とを備えたことを特徴とす
   る半導体レーザの製造方法。
5. 【請求項５】 請求項４に記載の半導体レーザの製造方
   法において、 上記第１ないし第３のエピタキシャル結晶成長の後、そ
   れぞれ、連続してＩｎＧａＡｓダミー層とＩｎＰダミー
   層とをエピタキシャル成長させる工程と、 上記各硝酸処理工程の後、それぞれ、塩酸処理により上
   記各ＩｎＰダミー層を除去し、その後、硝酸処理により
   上記各ＩｎＧａＡｓダミー層を除去する工程とを含むこ
   とを特徴とする半導体レーザの製造方法。