JPH0378277A

JPH0378277A - 半導体レーザの製造方法

Info

Publication number: JPH0378277A
Application number: JP21442689A
Authority: JP
Inventors: Yoshifumi Tsunekawa; 吉文恒川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-08-21
Filing date: 1989-08-21
Publication date: 1991-04-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体レーザの製造方法に関する。

［従来技術］セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｅＳ）など、
およびこれらの混晶より成るＩＩ−ＶＩ族化合物半導体
は、広い禁制帯、高比抵抗、低屈折率といった、他の材
料系にはない特長を有しており、これらの特長を生かし
て、例えばＺｎ５ｅ薄膜は、ＡｌＧａＡｓ系半導体レー
ザ素子の電流狭窄層及び光閉じ込め層として利用されて
いる。第４図は、岩野らにより応物学会講演予稿集（昭
和６２年春期、２８ｐ−ＺＨ−８）に発表された、Ｚｎ
５ｅ薄膜層で埋め込まれた、ＡＩＧａＡＳ半導体レーザ
素子の構造断面図を示している。リブ上の光導波路（以
下リブと記す。）を埋め込むようにＺｎ５ｅ薄膜層４０
１が形成されている。またリブ上面は電極を形成するた
めに、Ｚｎ５ｅ薄膜層を除去し、ストライプ状に露出し
ている。

従来技術では、まず半導体基板全面にＩＩ−ＶＩ族化合
物半導体を積層させ、次にフォトリングラフィ工程によ
り、フォトレジストなどをマスクとして、取り除きたい
部分のＩＩ−Ｖｌ族化合物半導体を、ウェット工、チン
グ技術により除去していた。工、チング液として主に用
いられているのは、水酸化ナトリウム水溶液、塩酸、硝
酸−塩酸−水の混合液が挙げられる。

［発明が解決しようとする課題］しかし、前述のウェット工、チング技術によるｎ−ｖｒ
族化合物半導体の加工には、以下の問題がある。

ウェット工、チング技術一般の問題として、再現性にか
けることが挙げられる。温度、工、チング液の組成など
をかなり厳密にコントロールしなければ一定した工、チ
ング速度が得られない。例えば、従来技術により、ｍ−
ｖ族化合物半導体であるＧａＡｓ基板上にＩＩ−Ｖｌ族
化合物半導体の２ｎｓｅを形成し、Ｚｎ５ｅを硝酸−塩
酸−水の工、チング液で除去する場合、硝酸−塩酸−水
の工、チング液により、ＧａＡｓも工、チングされてし
まうため、工、チング速度が制御できなければ、Ｚｎ５
ｅだけを工、チング除去することは非常にむずかしい。

また、ＮａＯＨ水溶液で工、チングを行う場合、表面モ
ホロジーが極端に悪化してしまう問題がある。加えて、
以上のような理由により半導体レーザ表面を平坦化し半
導体レーザ動作時に、良好な放熱特性を確保することは
困難である。

そこで本発明は、これらの課題を解決するもので、その
目的とするところは、レジストと■−■族化合物半導体
とのＲＩＢＥ法での工、チング速度差を利用してリブ上
のｎ−ｖｉ族化合物半導体を選択的に除去する工程を含
むＬＤの製造方法において、ＲＩＢＥ前のｌフジスト塗
布後のベーキング温度を限定することで再現性、制御性
に優れたＲＩＢＥ法による工、チングが行われ、信頼性
、再現性に優れ、平坦性のよいＩｆ−ＶＴ族化合物半導
体レし−埋め込みＬＤの製造方法を提供することにある
。

［課題を解決するための手段］本発明の半導体レーザの製造方法は、誘電体膜をマスク
として前記光導波路を形成する工程と、前記誘電体膜を
残したまま前記光導波路の側面及び上面をＩＩ−ＶＩ族
化合物半導体で埋め込む工程と、レジストを塗布する工
程と、前記レジストをベーキングする工程と、前記光導
波路上の前記ＩＩ−Ｖｌ族化合物半導体と前記レジスト
を、反応性ガスのマイクロ波励起−ＥＣＲプラズマによ
る反応性イオンビーム工、チング法により工、チングを
行う工程とを含む半導体レーザの製造方法において、前
記レジストの膜厚が、光導波路上のＩｆ−ＶＴ族化合物
半導体の膜厚と光導波路の高さの合計から光導波路以外
の平坦部上のＩＩ−Ｖｌ族化合物半導体の膜厚を差し引
いた値より大であることを特徴とする。

［実　施　例］本発明の第一の実施例としてダブルへテロ接合（ＤＨ）
上部に形成されたリブを、Ｚｎ５ｅ薄膜層で埋め込み、
電流狭窄及び光閉じ込め用として用いたＺｎ５ｅ埋め込
みＡｌＧａＡｓ半導体レーザ素子の作製工程の一部を説
明する。第１図（ａ）〜（ｅ）は、第一の実施例を説明
するもので、素子の製造工程途中の基板の断面概略図で
ある。

（１００）面方位のｎＷＧａＡｓ基板板１０１上に０．
５μｍ厚のｎ型ＧａＡｓバッファー層１０２．１．５μ
ｍ厚のｎ型Ａ　１　ｇ、ｓＧ　ａ　ｓ、５Ａ　ｓクラッ
ド層１０３．０．１μｍ厚のノンドープＡ１１１．１１
ｓＧ　ａ　ｅ、ｓｓＡ　ｓ活性層１０４．１．５４ｍ厚
のｐ型Ａ　１　ｓ、ｓＧ　ａ　＠、ｓＡ　ｓクラッド層
１０５．０゜５μｍ厚のｐ型ＧａＡｓコンタクト層１０
６を順次積層したＤＨ構造を有する基板を準備する。　
（第１図（ａ））　次にそのＤＨ基板を、通常のフォト
リソグラフィー工程を経て誘電体膜例えば二酸化シリコ
ン等の工、チングマスク１０７を形成して、この工、チ
ングマスクを用いてｐ型クラッド層の途中まで基板の工
、チングを行い、リブ状の光導波路を形成する。ここで
光導波路の高さをｔ「とする。　（第１図（ｂ））　続
いてこのリブを埋め込むためにＺｎ５ｅのエピタキシャ
ル成長をおこなう。有機金属気相成長法（ＭＯＣＶＤ法
）などによりエピタキシャル成長を行うことができる。

ここでＺｎ５ｅの膜厚は、リブ以外の平担部でほぼリブ
の高さと等しくする。この際リブ領域以外の平坦部では
単結晶Ｚｎ５ｅ１０９が誘電体膜１０７を上部に有する
リブ状の光導波路領域上には多結晶Ｚｎ５ｅ１０８が成
長する。ここで単結晶Ｚｎ５ｅの膜厚をｉｓｓ　多結晶
Ｚｎ５ｅの膜厚を１９とする。（第１図（Ｃ））次にリブ上のＺｎ５ｅを工、チング除去した際、工、チ
ング後の表面が平坦化されるように、レジスト層１１０
を形成する。ここでリブ領域以外の領域上のレジストの
膜厚ｔは、ｔ、＋ｔｒ−ｔｓより大となるようにする。

レジストを塗布することでウニ八表面は、はぼ平坦化さ
れる。ここで、工、チングは、反応性イオンビーム工、
チング法（ＲＩＢＥ）を用いて行う。以下、本発明に用
いた工、チング装置について説明する。第３図には、本
実施例に用いた反応性イオンビーム工、チング装置の構
成概略断面図を示す。反応性の強いノ＼ロゲン元素を含
むガスを用いるため、装置は試料準備室３０１と工、チ
ング室３０２とがゲートバルブ３０３により分離された
構造とし、工、チング室３０２は、常に高真空状態に保
たれている。３０４は電子・サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ室であり、磁場発生用円筒ドーナッツ型コ
イル３０５で囲まれている。３０６はマイクロ波導波管
であり、マイクロ波で電離・発生した電子は、軸対称磁
場によりサイクロトロン運動を行いながら、ガスと衝突
を繰り返す。この回転周期は、磁場強度が、例えば８７
５ガウスの時、マイクロ波の周波数、例えば２．４５Ｇ
Ｈｚと一致し、電子系は共鳴的にマイクロ波のエネルギ
ーを吸収する。

このため、低いガス圧でも放電が持続し、高いプラズマ
密度が得られ、反応性ガスが長寿命で使用できる。さら
に、中心部での高い電界分布により、電子・イオンが中
心部に集束するので、イオンによるプラズマ室側壁のス
パッタ効果が小さいため、高清浄なプラズマが得られる
。ＥＣＲプラズマ室３０４で発生したイオンは、メッシ
ニ状の引出し電極部３０７で加速され、試料３０８に照
射され工、チングが進行する。

この工、チングにおいて、レジストの膜厚ｔは、平坦部
でｔ＞ｔｐ＋ｔｒ−ｔｓとしていること、またＲＩＢＥ
での工、チングにおいたは、ｚｎＳｅの方がレジストよ
りも工、チング速度が速いことからリブ領域上の多結晶
Ｚｎ５ｅの工、チングが終了した時点では、依然として
平坦部上にレジストが残存し、平坦部のＺｎ５ｅは工、
チングされることはない。したがって平坦部でのＺｎ５
ｅの膜厚をほぼｔｒと等しくしてかつレジストの膜あつ
をｔとすることによりＲＩＢＥ終了時に半導体レーザの
表面は平坦化される。工、チング終了後残存するレジス
トを除去した後の断面図を第１図（ｄ）に示す加えて誘電体膜からなる工、チングマスクのＲＩＢＨに
よる工、チング速度はＺｎ５ｅおよびレジストの工、チ
ング速度より格段に遅いため前記工、チングマスクは、
ＲＩＢＥによる工、チング時に工、チングストップ層と
して機能し、工、チングの再現性、平坦化の再現性確保
に有効である。

第１図（ｅ）は、ＲＩＢＥ終了後、Ｐ型電極１１１およ
びＮ型電極１１２を形成し、襞間して得られた半導体レ
ーザ素子の断面図である。

Ｚｎ５ｅ層は高抵抗（＞１０５Ω−ｃｍ）であるため、
Ｐ型電極１１１から注入された電流はリブに集中して流
れ、Ｚｎ５ｅ層は完全な電流狭窄層となっている。加え
てＺｎ５ｅ層は、いかなるＡｌ混晶比ＸのＡ　１　ｘＧ
　ａ　１−ｘＡ　ｓよりも低屈折率であるので、光の閉
じ込めに対しても有効に作用する。

さらに本発明の製造方法を実施することでセルファライ
ンに半導体レーザの製造が可能となる。

本発明の第二の実施例として、埋め込み（Ｂ　Ｈ）型半
導体レーザ素子について説明する。

第２図＜ａ＞〜（ｄ）は第二の実施例を説明するもので
、ＢＨ型半導体レーザ素子の製造工程途中の基板の断面
概略図である。製造工程の流れは、第１図の第一の実施
例で説明したものと同じである。ＤＨ構造を有する基板
を準備しく第２図（ａ））、そのＤＨ基板を、実施例１
と同様の方法により誘電体膜からなる工、チングマスク
２０１を用いてｎ型ＧａＡｓ基板まで基板の工、チング
を行い、リブを形成する。　（第２図（ｂ））　第２図
（ｃ）はＺｎ５ｅの埋め込みをＭＯＣＶＤ法により行い
、レジストを塗布しベーキングを実施した後の断面図で
ある。Ｚｎ５ｅの成長後は実施例１と同様に、リブ領域
以外の平坦部上には単結晶２ｎｓｅ２０３がリブ領域上
には多結晶Ｚｎ５ｅ２０２が成長する。

第２図（ｄ）はＲＩＢＥ法により工、チングを行ない、
リブ上のＺｎ５ｅの除去した後の断面図である。

この後、残存したレジストを除去し、Ｐ型電極およびＮ
型電極を形成すれば、半導体レーザ素子が得られる。第
１図の半導体レーザ素子と同様に、素子特性は向上し、
特性のばらつきも大幅に減少した。

以上の実施例においては特定のＩＩ−ＶＩ族化合物半導
体を取り上げたが、本発明の適用はこの範囲にとどまら
ない。すなわち、本発明はＺ　ｎｓ　　ＣｄｓＨｇなど
の■族と、Ｓ、　　Ｓｅｓ　　Ｔｅｓ　　Ｏなどの■族
との組合せによる薄膜にも適用できる。特にＡ１　Ｇａ
Ａｓクラブト層に格子整合したＺｎＳ、Ｓｅ＋−Ｘは、
活性領域へのストレスの影響が、きわめて少なくなり素
子の高性能化、高信頼化に有効である。　　また、マス
クの材質としてはＳｉＯ２の他に、窒化けい素、アルミ
ナなどの絶縁体、タングステン、モリブデンなどの金属
なども使用可能である。

加えて、本発明によるＬＤは、ＡｌＧａＡｓ系以外のレ
ーザ材料例えばＩｎＧａＡｓＰ系、ＩｎＧａＰ系の材料
に対しても同様に適用できる。またＬＤの構造としては
、実施例で示した３層導波路を基本にするものに限らず
、活性層の片側に隣接して光ガイド層を設けたＬＯＧ構
造や、活性層の両側にそれぞれ隣接して光ガイド層を設
けたＳＣＨ構造及びこれらの光ガイド層の屈折率及び禁
制帯幅が、膜厚方向に分布しているＧＲＩ　Ｎ−５ＣＨ
構造などに対しても同様に適用することができる。更に
活性層が量子井戸構造をしているものに対しても有効で
ある。また実施例において各層の導電型をすべて反対に
した構造（ｐをｎに、ｎをｐに置き換えた構造）におい
ても同様の効果が得られる。

［発明の効果］本発明の半導体レーザの製造方法には、以下に述べるよ
うな格別な発明の効果を有し、■−■族化合物半導体の
特性を十分生かした半導体レーザの作製が可能となる。

（１）ｎ−ＶＩ族化合物半導体の除去工程をＩＩ−ＶＩ
族化合物半導体とレジストの工、チング速度の差を利用
したＲＩＢＥ法により行い、かつレジスト膜厚を限定す
ることで、工程が簡素化し、歩留りが高く、再現性のよ
い半導体レーザがセルファラインに作製でき、かつ表面
の平坦化が実現できる。

（２）更にリブ領域上部にＲＩＢＥ時に工、チング速度
の極めて遅い誘電体膜を残存させた製造方法であるので
、前記工、チングマスクは工、チングストップ層として
機能し、製造の再現性向上に効果があり、かつ半導体レ
ーザ表面の平坦化がより容易に、確実に実現される。

（３）ドライプロセスによりＩＩ−ＶＩ族化合物半導体
の工、チングを行うため、従来のウェットプロセスに比
べ、制御性、再現性が格段によい。

（４）特にＩＩ−ＶＩ族化合物半導体のウェット工、チ
ングで問題となる、工、チング液の素子内部へのしみ込
みによる素子の劣化、破壊が皆無となる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は、本発明の第一の実施例を説明
する半導体レーザの工程断面図。第２図（ａ）〜（ｄ）は、本発明の第二の実施例を説明
する半導体レーザの工程断面図。第３図は本発明の実施例に用いた工、チング装置の構成
概略断面図。第４図は、従来の方法により作製した半導体レーザの構
造断面図。１０１　・−ｎ型ＧａＡｓ基板１０２・・・ｎ型ＧａＡｓバッファー層１０３　・−ｎ
型Ａ　Ｉ　Ｂ、６Ｇ　ａ　ｓ、６Ａ　ｓクラッド層１０
４　・・・Ａ　Ｉ　＠、＋ｓＧ　ａ　ｓ、ｓｓＡ　ｓ活
性層１０５　・−ｐ型Ａ　ｌ　ｍ、！ＩＧ　ａ　ｍ、６
Ａ　ｓクラッド層１０６・・・ｐ型ＧａＡｓコンタクト
層１０７、２０１・・・エッチングマスク１０８．２０
２，４０１　−−・　Ｚ　ｎ　　Ｓ　　ｅ１０９．２０
３・・・レジスト層１１０・・・ｐ型電極１１１・・・ｎ型電極３０１・・・試料準備室３０２・・・工、チング室３０３・・・ゲートバルブ３０４・・・ＥＣＲプラズマ発生室３０５・・・円筒ドーナツコイル３０６・・・マイクロ波導波管３０７・・・引出し電極３０８・・・試料以上

Claims

【特許請求の範囲】

　誘電体膜をマスクとして前記光導波路を形成する工程
と、前記誘電体膜を残したまま前記光導波路の側面及び
上面をII−VI族化合物半導体で埋め込む工程と、レジス
トを塗布する工程と、前記レジストをベーキングする工
程と、前記光導波路上の前記II−VI族化合物半導体と前
記レジストを、反応性ガスのマイクロ波励起−ＥＣＲプ
ラズマによる反応性イオンビームエッチング法により工
、チングを行う工程とを含む半導体レーザの製造方法に
おいて、前記レジストの膜厚が、光導波路上のII−VI族
化合物半導体の膜厚と光導波路の高さの合計から光導波
路以外の平坦部上のII−VI族化合物半導体の膜厚を差し
引いた値より大であることを特徴とする半導体レーザの
製造方法。