JPS6117626Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は無線装置に用いられる高周波電力の分
配装置に関するものである。従来、電力分配器と
して用いられるハイブリツド回路は第１図の３
ａ，３ｂのごとく１個の入力端子１０１と少なく
とも２個の出力端子２０１，２０２を有し、端子
１０１から入力した電力の半分ずつをそれぞれ端
子２０１と２０２から導出することができる。

第１図に示した回路は出力電力に限界のある増
幅用トランジスタを２ａと２ｂの２個用いてそれ
ぞれ増幅し、これをハイブリツド回路を用いて電
力の合成を行ない、大きな増幅出力を得るように
したバランス型増幅器を示す。ここで、１は駆動
用トランジスタ、５は該ハイブリツド回路の特性
インピーダンスに合つた無反射終端、４は負荷と
しての、例えば空中線を示す。この例からも明ら
かなように、ハイブリツド回路は電力の分配機能
を有する他に２つのトランジスタの並列運転を実
現させ、また２ａ，２ｂどちらかのトランジスタ
の破壊事故が発生しても他方トランジスタにより
低電力の継続運用が可能となる。ちなみにハイブ
リツド回路は受動素子である。

なお、電力分配装置としては変成器を用いたも
のやバイポーラトランジスタ等の能動素子を用い
たものがあるが、前者は低周波帯に用途が限ら
れ、後者は回路構成が複雑となつて、いずれも超
高周波帯では使用が困難であるところから、従来
はもつぱら前記のハイブリツド回路が用いられて
きた。

しかし、このハイブリツド回路はこれを用いる
周波数帯域に制限があり、また比較的高価である
などの欠点があつた。

本考案はかかる欠点を有しない、デユアルゲー
トFETを用いた新しい電力分配装置を提案する
ものである。以下、本考案に関する説明を行う
が、それに先だつて、まず第２図を用いて本考案
において用いられるデユアルゲートFETについ
て述べる。

異なる２個のゲートを有するいわゆるデユアル
ゲートFET（以下DGFETと称す）のチヤンネル
は、第１ゲートG₁直下のチヤンネル部分CH₁と第
２ゲート直下のチヤンネル部分CH₂とに分けるこ
とができる。第２図中の点線で囲んだ部分１１お
よび１２がそれぞれ上述した個々のチヤンネルと
ゲートで構成される単位FETであつて、これら
の単位FET１１，１２をそれぞれ第1FETおよび
第2FETと呼ぶことにする。

第2FET１２のゲートG₂上にはチヤンネルCH₂
中を通過する高周波電流の一部が発生しているの
で、第２ゲートG₂と第２チヤンネルCH₂間の静電
結合を利用し、別の線路によつて、この第２ゲー
トG₂上に発生した高周波信号を取り出しても第
1FETの動作に擾乱を与えることはない。

第３図はこのようなDGFETを用いた本考案の
分配装置の一実施例をバランス型増幅器に適用し
た場合を示し、第１図と同じ部分は同一符号で示
している。

同図中２０はDGFETであり、入力高周波電力
は第１ゲートG₁に供給され、該FETで増幅され
た電力はドレイン端子Ｄから一方の増幅用FET
１２ｂに供給されると同時に第２ゲートG₂から
も高周波電力の一部が取り出され、もう一方の増
幅用FET１２ａに供給されている。

本来、電力分配器としては入出力端子間は単方
向性であることが必要条件であるが、DGFETの
それぞれの出力端子Ｄ，G₂と入力端子G₁，G₁の
間の単方向性は確保でき、電力分配の目的を遂げ
得ると同時に、利得をも得ることができる。ただ
し、第３図で、ソース端子Ｓは接地され、Ｖ_G2，
Ｖ_Dはそれぞれ第２ゲートバイアス用およびドレ
インバイアス用電源で、その電圧は第１ゲート端
子G₁に入力された高周波信号が所望の利得でド
レイン端子Ｄから出力されるような通常の所定の
電圧であり、１７は結合コンデンサ、１８はチヨ
ークコイル、１４は負荷である。

本考案によりDGFETを用いた分配装置はそれ
自身では電力の合成はできない。したがつて、第
３図の実施例のようなバランス型増幅器において
は電力合成器として従来のハイブリツド回路が用
いられている。しかし、本考案による電力分配装
置は電力増幅機能を有する点がハイブリツド回路
と大きく性質を異にするところである。この故に
本考案は従来のバイポーラトランジスタ等の能動
素子による電力分配装置より簡単な構成でありな
がら同様の機能を有する。

第４図は本考案の分配器として用いられる
DGFETによつて得られる電力利得を表したもの
で、相当高い周波数まで増幅機能を有することが
わかる。ちなみに同図中で示したＳパラメータ
S₃₁は電力を該FETのドレインから取り出した場
合の、またS₂₁は電力を第２ゲートから取り出し
た場合の、それぞれの順方向伝送量、即ち、利得
に他ならず、また、同図中に併記したφはドレイ
ン〜ソース間位相差であつて、広い周波数にわた
つて一定値90゜をほぼ確保することが示されてい
る。

尚、本考案ではゲートとチヤンネルの間の静電
結合を利用しており、通常、FETはゲートとチ
ヤンネルの間には静電結合を有するため、特に
FETは種類を限定されない。

以上のような本考案によれば、従来のハイブリ
ツド回路を用いた電力分配装置に比らべて、無線
装置内部が整理され、簡単軽量化される上に、分
配装置としての周波数に関する制限もなくなる。

加うるに、本考案の分配装置はハイブリツド回
路と異なつて、それ自身で電力増幅器を兼ねてい
るために、従来の増幅器の数が少なくでき、それ
だけ部品数が少なくなつて無線装置全体を安価に
できるなど多くの利点を有する。

【図面の簡単な説明】

第１図は従来の電力分配器を用いた高周波電力
増幅回路、第２図はデユアルゲートFETの内部
を示す等価回路、第３図は本考案のデユアルゲー
トFETを電力分配器として用いた電力増幅回路
の一実施例、第４図はFETの利得ならびに位相
特性の周波数依存性を示す図である。 １……駆動用トランジスタ、２ａ，２ｂ……増
幅用トランジスタ、３ａ，３ｂ……ハイブリツド
回路、４……空中線、５……終端抵抗、１１，１
２……単位FET、１２ａ，１２ｂ……増幅用
FET、１４……負荷、１７……結合コンデン
サ、１８……チヨークコイル、２０……デユアル
ゲートFET、G₁……第１ゲート、G₂……第２ゲ
ート、Ｓ……ソース、Ｄ……ドレイン、S₂₁，S₃₁
……Ｓパラメータ、Ｖ_D……ドレイン電源、Ｖ_G2
……第２ゲートバイアス電源。

Claims (1)

【実用新案登録請求の範囲】
1. 互いに異なる第１ゲートおよび第２ゲートを有
   するFETのソース、ドレイン、および第２ゲー
   トに所定のバイアスを加え、第１ゲートに高周波
   入力を印加し、ドレインまたはソースのうち、第
   １ゲートより第２ゲート近い方の端子と、第２ゲ
   ート端子より増幅出力を取り出すように構成した
   ことを特徴とする高周波電力分配装置。