JPH06252658A - 広帯域低歪増幅器 - Google Patents
広帯域低歪増幅器Info
- Publication number
- JPH06252658A JPH06252658A JP5056418A JP5641893A JPH06252658A JP H06252658 A JPH06252658 A JP H06252658A JP 5056418 A JP5056418 A JP 5056418A JP 5641893 A JP5641893 A JP 5641893A JP H06252658 A JPH06252658 A JP H06252658A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- band
- output
- distortion
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】GaAs等の化合物半導体集積回路に使用する増巾
器にあって、素子数及び消費動力の増大を回避しなが
ら、低歪の広帯域増巾器を提供する。 【構成】入力を複数に分割するパワーディバイダ１と、
パワーディバイダ１の出力を個々に受けて互いに異なる
所定の帯域で増幅動作する複数の帯域増幅器Ａ1 〜Ａm
と、帯域増幅器Ａ1 〜Ａm の出力を合成して出力するパ
ワーコンバイナ２とを備え、帯域増幅器Ａ1 〜Ａm の各
々が、電界効果トランジスタＱ1 〜Ｑn 、入力整合回路
Ｂ(in)1 〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(o
ut) n を備え、且つ、電界効果トランジスタＱ1 〜Ｑn
の出力歪が最小になるように出力整合回路Ｂ(out)1〜Ｂ
(out) n が調整されている複数の単位増幅器ａ1 〜ａn
により構成されている。
器にあって、素子数及び消費動力の増大を回避しなが
ら、低歪の広帯域増巾器を提供する。 【構成】入力を複数に分割するパワーディバイダ１と、
パワーディバイダ１の出力を個々に受けて互いに異なる
所定の帯域で増幅動作する複数の帯域増幅器Ａ1 〜Ａm
と、帯域増幅器Ａ1 〜Ａm の出力を合成して出力するパ
ワーコンバイナ２とを備え、帯域増幅器Ａ1 〜Ａm の各
々が、電界効果トランジスタＱ1 〜Ｑn 、入力整合回路
Ｂ(in)1 〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(o
ut) n を備え、且つ、電界効果トランジスタＱ1 〜Ｑn
の出力歪が最小になるように出力整合回路Ｂ(out)1〜Ｂ
(out) n が調整されている複数の単位増幅器ａ1 〜ａn
により構成されている。
Description
【０００１】
【産業上の利用分野】本発明は広帯域低歪増幅器に関す
る。より詳細には、本発明は、GaAs等の化合物半導体集
積回路で使用する増幅器であって、特に歪が少なくなる
ように構成された新規な増幅器に関する。
る。より詳細には、本発明は、GaAs等の化合物半導体集
積回路で使用する増幅器であって、特に歪が少なくなる
ように構成された新規な増幅器に関する。
【０００２】
【従来の技術】マイクロ波帯で高周波動作を目的とした
集積回路は、電界効果型トランジスタ（以下、 "ＦＥ
Ｔ" と記載する）やSiバイポーラトランジスタ等の能動
素子と、抵抗、容量、インダクタ等の受動素子との組合
せで構成されている。
集積回路は、電界効果型トランジスタ（以下、 "ＦＥ
Ｔ" と記載する）やSiバイポーラトランジスタ等の能動
素子と、抵抗、容量、インダクタ等の受動素子との組合
せで構成されている。
【０００３】更に、歪の少ない増幅器が必要な場合は、
いわゆるプッシュプル構成として２次歪を相殺し、フィ
ードフォワード回路を付加して３次歪を低減する構成と
することが一般的である。
いわゆるプッシュプル構成として２次歪を相殺し、フィ
ードフォワード回路を付加して３次歪を低減する構成と
することが一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ように、補償回路を付加することで歪の低減を図った場
合、本来の増幅器よりも補償回路の回路規模の方が大き
くなってしまい、有効な回路の実装密度が減少する。ま
た、補償回路を付加するために、使用する能動素子の数
が増加して消費電力も増加してしまうという問題があ
る。
ように、補償回路を付加することで歪の低減を図った場
合、本来の増幅器よりも補償回路の回路規模の方が大き
くなってしまい、有効な回路の実装密度が減少する。ま
た、補償回路を付加するために、使用する能動素子の数
が増加して消費電力も増加してしまうという問題があ
る。
【０００５】更に、上記歪の発生は、主に出力整合回路
の特性に影響を受けるので、広周波数帯域にわたって低
歪動作する増幅器の実現は難しかった。しかしながら、
光ＣＡＴＶシステムや加入者系光通信システムでは、例
えば45ＭHzから２ＧHzといった広帯域での低歪動作が要
求されるようになってきている。
の特性に影響を受けるので、広周波数帯域にわたって低
歪動作する増幅器の実現は難しかった。しかしながら、
光ＣＡＴＶシステムや加入者系光通信システムでは、例
えば45ＭHzから２ＧHzといった広帯域での低歪動作が要
求されるようになってきている。
【０００６】そこで、本発明は、上記従来技術の問題点
を解決し、広帯域で有効な低歪増幅器を提供することを
その目的としている。
を解決し、広帯域で有効な低歪増幅器を提供することを
その目的としている。
【０００７】
【課題を解決するための手段】本発明に従うと、入力を
複数に分割するパワーディバイダと、該パワーディバイ
ダの出力を個々に受けて互いに異なる所定の帯域で増幅
動作する複数の帯域増幅器と、該帯域増幅器の出力を合
成して出力するパワーコンバイナとを備え、該帯域増幅
器の各々が、入力整合回路、出力整合回路および電界効
果トランジスタを備え且つ該電界効果トランジスタの出
力歪が最小になるように該出力整合回路が調整されてい
る複数の単位増幅器により構成されていることを特徴と
する低歪増幅器が提供される。
複数に分割するパワーディバイダと、該パワーディバイ
ダの出力を個々に受けて互いに異なる所定の帯域で増幅
動作する複数の帯域増幅器と、該帯域増幅器の出力を合
成して出力するパワーコンバイナとを備え、該帯域増幅
器の各々が、入力整合回路、出力整合回路および電界効
果トランジスタを備え且つ該電界効果トランジスタの出
力歪が最小になるように該出力整合回路が調整されてい
る複数の単位増幅器により構成されていることを特徴と
する低歪増幅器が提供される。
【０００８】
【作用】本発明に係る広帯域低歪増幅器は、必要帯域を
分割して帯域毎に帯域増幅器により増幅し、更に各帯域
増幅器は、複数の単位増幅器により構成されてて低歪動
作するように構成されている点にその主要な特徴があ
る。
分割して帯域毎に帯域増幅器により増幅し、更に各帯域
増幅器は、複数の単位増幅器により構成されてて低歪動
作するように構成されている点にその主要な特徴があ
る。
【０００９】即ち、従来の広帯域低歪増幅器では、増幅
器の入出力間で歪を補償する回路を付加することにより
広帯域低歪増幅器を構成していた。このため、消費電力
の増加につながる能動素子の個数が増加することが避け
られなかった。また、歪出力特性は出力整合回路に支配
されるので、広帯域で低歪な増幅器を実現することは難
しかった。
器の入出力間で歪を補償する回路を付加することにより
広帯域低歪増幅器を構成していた。このため、消費電力
の増加につながる能動素子の個数が増加することが避け
られなかった。また、歪出力特性は出力整合回路に支配
されるので、広帯域で低歪な増幅器を実現することは難
しかった。
【００１０】これに対して、本発明に係る広帯域低歪増
幅器は、複数の帯域増幅器を組み合わせて動作させるこ
とにより広帯域での有効な動作を実現すると共に、各帯
域増幅器を複数の単位増幅器により構成することで、付
加的な補償回路無しに各帯域毎での低歪動作を実現して
いる。
幅器は、複数の帯域増幅器を組み合わせて動作させるこ
とにより広帯域での有効な動作を実現すると共に、各帯
域増幅器を複数の単位増幅器により構成することで、付
加的な補償回路無しに各帯域毎での低歪動作を実現して
いる。
【００１１】即ち、帯域増幅器の反射係数Γ(IP3) は周
波数によりインピーダンスが変化するので、単独の増幅
器は実際には特定の帯域の信号しか増幅しない。そこ
で、デバイス側からみた出力整合回路の反射係数ΓL が
インターセプトポイントＩＰ3が最大になるような反射
係数Γ(IP3) になるように出力整合回路を設計し、さら
に、互いに動作帯域の異なる複数の低歪増幅器を並列動
作させることにより、広帯域と低歪とを両立した広帯域
低歪増幅器を構成することができる。
波数によりインピーダンスが変化するので、単独の増幅
器は実際には特定の帯域の信号しか増幅しない。そこ
で、デバイス側からみた出力整合回路の反射係数ΓL が
インターセプトポイントＩＰ3が最大になるような反射
係数Γ(IP3) になるように出力整合回路を設計し、さら
に、互いに動作帯域の異なる複数の低歪増幅器を並列動
作させることにより、広帯域と低歪とを両立した広帯域
低歪増幅器を構成することができる。
【００１２】また、ＦＥＴの入力電力に対する基本波出
力電力特性直線と３次歪出力電力特性直線との交点であ
るインターセプトポイントＩＰ3 は、ＦＥＴにおける歪
が小さい素子ほど高くなる。一方、あるゲート幅のＦＥ
Ｔに印加する一定の入力電力をｎ倍のゲート幅のＦＥＴ
に入力すると、これは、ｎ個のＦＥＴに各々１／ｎの入
力電力が印加されたものと見做すことができ、ＦＥＴに
おいて発生する歪は〔３ｎ〕dBｍ低減される。従って、
ゲート幅がｎ倍のＦＥＴは、インターセプトポイントＩ
Ｐ3 が極めて高いＦＥＴと見做すことができる。
力電力特性直線と３次歪出力電力特性直線との交点であ
るインターセプトポイントＩＰ3 は、ＦＥＴにおける歪
が小さい素子ほど高くなる。一方、あるゲート幅のＦＥ
Ｔに印加する一定の入力電力をｎ倍のゲート幅のＦＥＴ
に入力すると、これは、ｎ個のＦＥＴに各々１／ｎの入
力電力が印加されたものと見做すことができ、ＦＥＴに
おいて発生する歪は〔３ｎ〕dBｍ低減される。従って、
ゲート幅がｎ倍のＦＥＴは、インターセプトポイントＩ
Ｐ3 が極めて高いＦＥＴと見做すことができる。
【００１３】そこで、増幅器の入力部と出力部にそれぞ
れパワーディバイダおよびパワーコンバイナを挿入し、
各々がＦＥＴを含む複数の増幅器を並列動作させること
により、前述のような広帯域動作と低歪動作とを同時に
実現することができる。
れパワーディバイダおよびパワーコンバイナを挿入し、
各々がＦＥＴを含む複数の増幅器を並列動作させること
により、前述のような広帯域動作と低歪動作とを同時に
実現することができる。
【００１４】さらに、増幅器で使用できるＦＥＴのゲー
ト幅は使用周波数帯域により決定され、例えば２ＧHzの
帯域が必要であれば、ゲート幅は 250μｍまでしか使用
できない。そこで、上記帯域増幅器の各々を、互いに並
列動作する複数の単位増幅器により構成することで、適
切なゲート幅のＦＥＴで上記広帯域低歪増幅器を構成す
ることができる。
ト幅は使用周波数帯域により決定され、例えば２ＧHzの
帯域が必要であれば、ゲート幅は 250μｍまでしか使用
できない。そこで、上記帯域増幅器の各々を、互いに並
列動作する複数の単位増幅器により構成することで、適
切なゲート幅のＦＥＴで上記広帯域低歪増幅器を構成す
ることができる。
【００１５】なお、ＦＥＴにおける歪のもうひとつの発
生原因は出力インピーダンスの不整合である。即ち、Ｆ
ＥＴの出力部にインピーダンス不整合があるとそこでマ
イクロ波が反射されて再びＦＥＴ内部に戻り、位相の異
なる信号が干渉して歪を生じる。そこで、ＦＥＴのＳパ
ラメータＳ22 * と深く関係しているインターセプトポイ
ントＩＰ3 が最大になるように、各単位増幅器における
出力整合回路を調整する。尚、Ｓパラメータは、電力の
反射や透過量に注目した回路網の特性を表現するもの
で、Ｓ22は回路の入力側を所定のインピーダンスで終端
した場合の出力係数を表している。
生原因は出力インピーダンスの不整合である。即ち、Ｆ
ＥＴの出力部にインピーダンス不整合があるとそこでマ
イクロ波が反射されて再びＦＥＴ内部に戻り、位相の異
なる信号が干渉して歪を生じる。そこで、ＦＥＴのＳパ
ラメータＳ22 * と深く関係しているインターセプトポイ
ントＩＰ3 が最大になるように、各単位増幅器における
出力整合回路を調整する。尚、Ｓパラメータは、電力の
反射や透過量に注目した回路網の特性を表現するもの
で、Ｓ22は回路の入力側を所定のインピーダンスで終端
した場合の出力係数を表している。
【００１６】以下、実施例を参照して本発明をより具体
的に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
的に説明するが、以下の開示は本発明の一実施例に過ぎ
ず、本発明の技術的範囲を何ら限定するものではない。
【００１７】
【実施例】図１は、本発明に係る広帯域低歪増幅器の基
本的な構成を模式的に示す図である。
本的な構成を模式的に示す図である。
【００１８】同図に示すように、この広帯域低歪増幅器
は、入力信号を受けるパワーディバイダ１と、パワーデ
ィバイダ１でｎ個に分割された入力電力を個々に受ける
ｎ個の単位増幅器ａ1 〜ａn と、各単位増幅器ａ1 〜ａ
n の出力を受けて合成するパワーコンバイナ２とを備え
ている。
は、入力信号を受けるパワーディバイダ１と、パワーデ
ィバイダ１でｎ個に分割された入力電力を個々に受ける
ｎ個の単位増幅器ａ1 〜ａn と、各単位増幅器ａ1 〜ａ
n の出力を受けて合成するパワーコンバイナ２とを備え
ている。
【００１９】また、各単位増幅器ａ1 〜ａn は、増幅素
子としてのＦＥＴＱ1 〜Ｑn と、入力整合回路Ｂ(in)1
〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(out)nとを
それぞれ備えている。ここで、パワーディバイダ１とし
ては、ウィルキンソン型あるいは抵抗分割型等の公知の
構成の回路を使用することができ、これは、パワーコン
バイナ２についても同様である。
子としてのＦＥＴＱ1 〜Ｑn と、入力整合回路Ｂ(in)1
〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(out)nとを
それぞれ備えている。ここで、パワーディバイダ１とし
ては、ウィルキンソン型あるいは抵抗分割型等の公知の
構成の回路を使用することができ、これは、パワーコン
バイナ２についても同様である。
【００２０】更に、単位増幅器ａ1 〜ａn は、後述する
ように、いくつかずつが集まってｍ個（ｍ＜ｎ）の帯域
増幅器Ａ1 〜Ａm を構成している。即ち、各帯域増幅器
Ａ1〜Ａm は、周波数により変化するΓ(IP3) のために
特定のインピーダンス特性を有している。図１に示した
回路では、図２に示すように、各帯域増幅器Ａ1 〜Ａm
が互いに異なる動作帯域をもつように調整されている。
尚、各帯域増幅器Ａ1〜Ａm 内の単位増幅器の数は一定
ではなく、各帯域の利得が相互にそろうような数に調整
されている。このようにして、図２に示すように、全体
として広帯域で均一な利得を得ることができる。
ように、いくつかずつが集まってｍ個（ｍ＜ｎ）の帯域
増幅器Ａ1 〜Ａm を構成している。即ち、各帯域増幅器
Ａ1〜Ａm は、周波数により変化するΓ(IP3) のために
特定のインピーダンス特性を有している。図１に示した
回路では、図２に示すように、各帯域増幅器Ａ1 〜Ａm
が互いに異なる動作帯域をもつように調整されている。
尚、各帯域増幅器Ａ1〜Ａm 内の単位増幅器の数は一定
ではなく、各帯域の利得が相互にそろうような数に調整
されている。このようにして、図２に示すように、全体
として広帯域で均一な利得を得ることができる。
【００２１】以上のような構成の広帯域低歪増幅器にお
いて、各単位増幅器ａ1 〜ａn の出力整合回路Ｂ(out)1
〜Ｂ(out)n は、各単位増幅器単位増幅器ａ1 〜ａn の
ＦＥＴＱ1 〜Ｑn に対して、以下に説明する最適のイン
ターセプトポイントＩＰ3 が得られるように調整されて
いる。
いて、各単位増幅器ａ1 〜ａn の出力整合回路Ｂ(out)1
〜Ｂ(out)n は、各単位増幅器単位増幅器ａ1 〜ａn の
ＦＥＴＱ1 〜Ｑn に対して、以下に説明する最適のイン
ターセプトポイントＩＰ3 が得られるように調整されて
いる。
【００２２】図３は、あるＦＥＴ（ゲート幅Ｗｇ）の入
出力特性を示すグラフである。同図に示すように、この
ＦＥＴは、入力電力−30dBｍのとき、出力電力−10dB
ｍ、３次歪出力−90dBｍである。このとき、歪の大きさ
を出力電力で比較するためのインターセプトポイントＩ
Ｐ3 は30dBｍである。なお、インターセプトポイントＩ
Ｐ3 は歪が小さいＦＥＴほど高くなる。
出力特性を示すグラフである。同図に示すように、この
ＦＥＴは、入力電力−30dBｍのとき、出力電力−10dB
ｍ、３次歪出力−90dBｍである。このとき、歪の大きさ
を出力電力で比較するためのインターセプトポイントＩ
Ｐ3 は30dBｍである。なお、インターセプトポイントＩ
Ｐ3 は歪が小さいＦＥＴほど高くなる。
【００２３】上述のような特性を有するＦＥＴに対して
ゲート幅が２倍のＦＥＴについて考えると、ＦＥＴの動
作状態は、例えば、ゲート幅２ＷｇのＦＥＴに入力電力
−30dBｍが入力された場合はゲート幅Ｗｇの２個のＦＥ
Ｔに各々半分の入力電力−33dBｍずつ入力された状態と
同等であると考えられる。このとき、ＦＥＴの３次歪の
出力電力は、出力電力と３：１の関係にあり、ゲート幅
ＷｇのＦＥＴは、それぞれ出力電力−13dBｍ、３次歪出
力−99dBｍの電力が得られる。これをゲート幅２Ｗｇの
ＦＥＴについて考えると、それぞれ単位ゲート幅Ｗｇの
ＦＥＴの出力電力を合成し、出力電力−10dBｍ、３次歪
出力−96dBｍが得られる。
ゲート幅が２倍のＦＥＴについて考えると、ＦＥＴの動
作状態は、例えば、ゲート幅２ＷｇのＦＥＴに入力電力
−30dBｍが入力された場合はゲート幅Ｗｇの２個のＦＥ
Ｔに各々半分の入力電力−33dBｍずつ入力された状態と
同等であると考えられる。このとき、ＦＥＴの３次歪の
出力電力は、出力電力と３：１の関係にあり、ゲート幅
ＷｇのＦＥＴは、それぞれ出力電力−13dBｍ、３次歪出
力−99dBｍの電力が得られる。これをゲート幅２Ｗｇの
ＦＥＴについて考えると、それぞれ単位ゲート幅Ｗｇの
ＦＥＴの出力電力を合成し、出力電力−10dBｍ、３次歪
出力−96dBｍが得られる。
【００２４】即ち、インターセプトポイントＩＰ3 は33
dBｍとなり、ゲート幅を拡げることにより、実効的なＦ
ＥＴの歪が低減されたことが判る。ただし、ＦＥＴのゲ
ート幅は信号帯域により制限され、例えば２ＧHzではゲ
ート幅は 250μｍまでしか許されない。これに対して、
各帯域増幅器Ａ1 〜Ａm では複数の単位増幅器を並列動
作させてゲート幅を拡げた場合と同等の性能を実現して
いるので、使用周波数に対して適切なゲート幅のＦＥＴ
を使用することができる。
dBｍとなり、ゲート幅を拡げることにより、実効的なＦ
ＥＴの歪が低減されたことが判る。ただし、ＦＥＴのゲ
ート幅は信号帯域により制限され、例えば２ＧHzではゲ
ート幅は 250μｍまでしか許されない。これに対して、
各帯域増幅器Ａ1 〜Ａm では複数の単位増幅器を並列動
作させてゲート幅を拡げた場合と同等の性能を実現して
いるので、使用周波数に対して適切なゲート幅のＦＥＴ
を使用することができる。
【００２５】図４は、ゲート幅 280μｍのＦＥＴの出力
インピーダンスとＩＰ3 との関係をスミス図表上に示し
ている。
インピーダンスとＩＰ3 との関係をスミス図表上に示し
ている。
【００２６】同図に示すように、インターセプトポイン
トＩＰ3 が最大になる出力インピーダンスは、ＦＥＴの
ＳパラメータＳ22と深く関係している。即ち、出力イン
ピーダンスをこの最適ＩＰ3 に整合をとることでＦＥＴ
の出力で発生する歪を最少にすることができる。
トＩＰ3 が最大になる出力インピーダンスは、ＦＥＴの
ＳパラメータＳ22と深く関係している。即ち、出力イン
ピーダンスをこの最適ＩＰ3 に整合をとることでＦＥＴ
の出力で発生する歪を最少にすることができる。
【００２７】以上のように構成された図１に示す広帯域
低歪増幅器は、ｎ個の単位増幅器ａ1 〜ａn を、ｍ個の
帯域増幅器Ａ1 〜Ａn として使用しており、全体とし
て、インターセプトポイントＩＰ3 は〔３ｎ／ｍ〕dBｍ
改善される。
低歪増幅器は、ｎ個の単位増幅器ａ1 〜ａn を、ｍ個の
帯域増幅器Ａ1 〜Ａn として使用しており、全体とし
て、インターセプトポイントＩＰ3 は〔３ｎ／ｍ〕dBｍ
改善される。
【００２８】
【発明の効果】以上説明したように、本発明に係る広帯
域低歪増幅器は、複数の帯域増幅器を並列動作させると
共に、各帯域増幅器を並列動作する複数の単位増幅器に
より構成している。また、各単位増幅器では、ＦＥＴが
最適ＩＰ3 で動作するようにインピーダンス整合をとる
ことにより、ＦＥＴ自体における歪の発生を極限まで抑
制している。
域低歪増幅器は、複数の帯域増幅器を並列動作させると
共に、各帯域増幅器を並列動作する複数の単位増幅器に
より構成している。また、各単位増幅器では、ＦＥＴが
最適ＩＰ3 で動作するようにインピーダンス整合をとる
ことにより、ＦＥＴ自体における歪の発生を極限まで抑
制している。
【００２９】このような独特の構成により、本願発明に
係る増幅器は、付加的な補償回路を設けることなしに、
２次歪、３次歪の発生を原理的に除いている。
係る増幅器は、付加的な補償回路を設けることなしに、
２次歪、３次歪の発生を原理的に除いている。
【００３０】更に、この増幅器は、所望の帯域を分割し
て複数の帯域増幅器で処理するように構成されているの
で、必要な帯域の全てで低歪動作する広帯域低歪増幅と
なっている。
て複数の帯域増幅器で処理するように構成されているの
で、必要な帯域の全てで低歪動作する広帯域低歪増幅と
なっている。
【００３１】このような本発明によれば、付加的な補償
回路のための能動素子の使用数が増加することなく、消
費電力の増大なしに広帯域で低歪動作する増幅器を実現
することができる。
回路のための能動素子の使用数が増加することなく、消
費電力の増大なしに広帯域で低歪動作する増幅器を実現
することができる。
【図１】本発明に係る広帯域低歪増幅器の基本的な構成
を示す図である。
を示す図である。
【図２】図１に示した広帯域低歪増幅器の利得の周波数
特性を示すグラフである。
特性を示すグラフである。
【図３】ＦＥＴの入出力特性を示すグラフである。
【図４】ＦＥＴの出力インピーダンスとインターセプト
ポイントＩＰ3 との関係をスミス図表上で示す図であ
る。
ポイントＩＰ3 との関係をスミス図表上で示す図であ
る。
１・・・パワーディバイダ、 ２・・・パワーコンバ
イナ、Ａ1 〜Ａm ・・・帯域増幅器、 ａ1 〜ａn ・・
・単位増幅器、Ｂ(in)1 〜Ｂ(in)n ・・・入力整合回
路、Ｂ(out)1〜Ｂ(out)n・・・出力整合回路、Ｑ1 〜Ｑ
n ・・・ＦＥＴ
イナ、Ａ1 〜Ａm ・・・帯域増幅器、 ａ1 〜ａn ・・
・単位増幅器、Ｂ(in)1 〜Ｂ(in)n ・・・入力整合回
路、Ｂ(out)1〜Ｂ(out)n・・・出力整合回路、Ｑ1 〜Ｑ
n ・・・ＦＥＴ
Claims (1)
- 【請求項１】入力を複数に分割するパワーディバイダ
と、該パワーディバイダの出力を個々に受けて互いに異
なる所定の帯域で増幅動作する複数の帯域増幅器と、該
帯域増幅器の出力を合成して出力するパワーコンバイナ
とを備え、 該帯域増幅器の各々が、入力整合回路、出力整合回路お
よび電界効果トランジスタを備え且つ該電界効果トラン
ジスタの出力歪が最小になるように該出力整合回路が調
整されている複数の単位増幅器により構成されているこ
とを特徴とする低歪増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056418A JPH06252658A (ja) | 1993-02-22 | 1993-02-22 | 広帯域低歪増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056418A JPH06252658A (ja) | 1993-02-22 | 1993-02-22 | 広帯域低歪増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252658A true JPH06252658A (ja) | 1994-09-09 |
Family
ID=13026568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056418A Withdrawn JPH06252658A (ja) | 1993-02-22 | 1993-02-22 | 広帯域低歪増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306722B1 (ko) * | 1996-10-15 | 2001-09-29 | 비센트 비.인그라시아, 알크 엠 아헨 | 고 효율성의 다단 선형 파워 증폭기 및 신호 증폭 방법 |
| JP2006311542A (ja) * | 2005-04-29 | 2006-11-09 | Tektronix Inc | マルチ帯域増幅器回路、デジタル化方法及び測定機器 |
| JP2012049909A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 広帯域電力増幅器 |
-
1993
- 1993-02-22 JP JP5056418A patent/JPH06252658A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306722B1 (ko) * | 1996-10-15 | 2001-09-29 | 비센트 비.인그라시아, 알크 엠 아헨 | 고 효율성의 다단 선형 파워 증폭기 및 신호 증폭 방법 |
| JP2006311542A (ja) * | 2005-04-29 | 2006-11-09 | Tektronix Inc | マルチ帯域増幅器回路、デジタル化方法及び測定機器 |
| JP2012049909A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 広帯域電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977826A (en) | Cascaded error correction in a feed forward amplifier | |
| JP4209652B2 (ja) | 高周波電力増幅器 | |
| US5644268A (en) | Feed forward RF amplifier for combined signal and error amplification | |
| US5570063A (en) | RF power amplifier with signal predistortion for improved linearity | |
| US6320462B1 (en) | Amplifier circuit | |
| CA2204409A1 (en) | Amplifier circuit and method of tuning the amplifier circuit | |
| US6753728B2 (en) | Distortion reducing circuit | |
| US5939920A (en) | Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element | |
| US5614863A (en) | Method and system for increasing the power efficiency of a balanced amplifier/antenna combination | |
| JP4149666B2 (ja) | 電力増幅器および増幅方法 | |
| JP3206722B2 (ja) | 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置 | |
| JPH06252658A (ja) | 広帯域低歪増幅器 | |
| JP2002064340A (ja) | 高周波電力増幅器 | |
| US7176769B1 (en) | Harmonic termination circuit for medium bandwidth microwave power amplifiers | |
| JP4211128B2 (ja) | 多チャネル高周波信号供給装置 | |
| JP2003017948A (ja) | 電力増幅器 | |
| JPH06252657A (ja) | 低歪増幅器 | |
| RU2178946C2 (ru) | Корректор нелинейных искажений | |
| JPH03211904A (ja) | 高周波増幅器 | |
| JPH0251287B2 (ja) | ||
| WO2023243068A1 (ja) | 帰還型増幅器 | |
| KR100325056B1 (ko) | 저주파 2차 상호왜곡성분의 전방궤환 방법을 이용한 선형 증폭기 | |
| WO2003052924A1 (en) | Feedforward amplifier | |
| JPH07245529A (ja) | 低位相歪電力増幅器 | |
| US6624695B2 (en) | Waveform pershaping for efficiency improvements in DC to RF conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |