JPS61174798A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPS61174798A
JPS61174798A JP1428985A JP1428985A JPS61174798A JP S61174798 A JPS61174798 A JP S61174798A JP 1428985 A JP1428985 A JP 1428985A JP 1428985 A JP1428985 A JP 1428985A JP S61174798 A JPS61174798 A JP S61174798A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
board
patterns
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1428985A
Other languages
English (en)
Other versions
JPH0577198B2 (ja
Inventor
豊 前野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1428985A priority Critical patent/JPS61174798A/ja
Publication of JPS61174798A publication Critical patent/JPS61174798A/ja
Publication of JPH0577198B2 publication Critical patent/JPH0577198B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、バンクボード基板など平行パターンを必要と
するプリント配線基板に係り、特にパターン相互間での
誘導を少くするようにしたプリント配線基板に関する。
〔発明の背景〕
プリント配線基板は、各種の電子部品、′[気部品を実
装して電子装!、電気装置の構成に利用されるほか、こ
のような部品?実装した基板相互の接続用などにも広く
使用されており、その−例を第2図に示す。なお、この
ような接続用の基板はバックボード基板と呼ばね、第2
図においてはこのバンクボード基板を1で表わしてあり
、2はコネクタの端子、3は配線パターン、4は回路基
板を表わしている。
バックボード基板(以下、BB基板という)1には図で
は現われていないが、回路基板4に対応して複数個の多
極コネクタが取付けてあり、その端子2を配線パターン
3で相互に接続するようになっている。なお、回路基板
4には必要に応じて各種の部品が搭載しであるのはいう
まで本ない。
ところで、このよりなりB基板1を用いた実装法は各種
の制御装置などに比較的広く用いられているが、こQ)
ような装置では、多極コネクタの端子2がそねぞれの回
路基板4ごとに規則的に接続される場合が多く、このた
め配線パターン3としてはほとんどが平行パターンとな
ってしまう。
第3図はこび)ような従来のBB基板1の一例を示した
もので、図中、a1〜an、b1〜bn。
C1〜cnはコネクタ端子2(第2図)を接続するため
のスルーホール、3a、3b・・・・・・3xは配線パ
ターン3を構成する各導体細条パターンである。そして
、各導体細条パターンのうち、細条パターン3aは各コ
ネクタごとの端子に対応したスルーホールミ1同志を全
て接続し、細条パターン3bはスルーホールC1のそわ
ぞれを全て接続しており、以下同様にして他の細条パタ
ーン30〜3Xはそねぞねスルーホールa2〜an及び
C2〜cnのそれぞtlす接続しており、この結果、配
線パターン3は平行パターンとなり、かつ、導体細条パ
ターン3bと3Cなどから明らかなように、各導体細条
パターンの間隔は一番上のものと一番下のものを除いて
はいずれもスルーホール間に2本通っているため、かな
り狭くなり、その細条幅もかなり狭くしなけねばならな
くなっている。
従って、従来のBB基板などでは、配線パターンのイン
ピーダンスを低くずろのが困難で、誘導ノイズの影響を
受は易いという欠点があった。そして、このことは、実
装状態の高密度化と回路素子の高速化により一層大きな
問題となってきている。
一方、このような誘導ノイズの問題に対して何らかの解
決方法を与えるものとしては、例えば特開昭56−12
9386号公報による提案を挙げろことができるが、こ
の提案されている方法では、スルーホールを多く必要と
してコストアップの虞れがあり、かつ、裏面導体層に対
−fるパターンが多くなってシールドに役立つ部分の面
積が充分に得られなくなる虞れがあるなどの問題点があ
る。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点を除き、BB
基板などで平行パターンとなった場合にも充分に誘導ノ
イズを抑えることができ、高密度化や高速化にも充分に
対応し得るローコストのプリント配線基板を提供するに
ある。
〔発明の概要〕
この目的を達成するため、本発明は、平行パターンとな
るべき各導体細条パターンを1本おきに取り出して配線
パターンを2群に分割し、これらな別ルートのパターン
とした点を特徴とする。
〔発明の実施例〕
以下、本発明に、よるプリント配線基板について、図示
の実施例により詳細に説明する。
第1図は本発明の一実施例で、BB基板1、スルーホー
ルa l〜a n、  b l〜b n、  c l〜
c n。
それに導体細条パターン3a、3c、3e〜3xなどは
第3図の従来例と同じである。そして、この第1図にお
いて、5 a、  5 b、  5 C−、6a。
6b、5c・・・・・・は導体細条パターン、sl。s
2゜s3・・・・・・はスルーホールテアル。
導体細条パターン5a、5b、5c・・・・・・は、そ
れぞれの多極コネクタの端子2に対応して設けてあ;5
 xルー*−ルa 1〜a n、  b 1〜b n、
 c 1〜cnの下側にあるスペース部に形成されてい
て、スルーホールs2*  s4,36・・・・・・に
ょって導体m条パターン6a、6b、6c・・・・・・
に接続さねている。
導体細条パターン6a、6b、5c・・・・・・は、B
B基板1の導体細条パターン3a、3c、3e〜3x及
び5a、5b、5c・・・・・・が形成されている面と
は異なった面(例えば表面に対して裏面)K形成さね、
上側のスルーホールsl、s3.s5・・・・・・と下
側のスルーホールs2.s4.s5・・・・・・とを接
続するように形成されている。
上側のスルーホールsl、s3.s5・・・・・・は、
それぞね各コネクタの端子に対応して設けであるスルー
ホールのうち、図で右側に並んでいる方のスルーホール
C1〜cnσ)うちσ〕所定o) 4. o)に対して
裏面の導体細条パターン6a、6b、6c・・・・・・
を接続する働きなしている。
この結果、各コネクタの端子に対応して設げらねている
スルーホールのうち、図の右側に並んで配設しであるス
ルーホールC1〜cnのウチの所定のものは、導体細条
パターン6a、  6b、  6c・・・・・・と5a
ll 5b、5c・・・・・・によって相互に接続され
ることになる。
一万、各コネクタの端子に対応するスルーホールa1〜
anは、第3図の従来例の場合と同様に、平行パターン
となっている導体細条パターン3a。
3c、3e〜3xによってそのまま相互に接続されてい
る。
従って、この実施例によねば、各コネクタの端子相互間
乞接続するための、複数の互に平行になった導体細条パ
ターンのうちの所定σ〕ものが、順次一つおきに取り出
された上で別の径路として形成されている導体細条パタ
ーンによって接続されることになり、平行になった配線
パターンの各導体細条パターン相互間の間隔?従来例に
比して2倍にすることができ、その分、導体部分?広い
パターンにでき、インピーダンスの上昇を抑え、誘導ノ
イズ?少くすることができる。
なお、以上の実施例では、BB基板1として表面と裏面
に導体層馨有する、いわゆる両面基板?用いていたが、
本発明はこれに限らず、導体層?3層以上有する、いわ
ゆる多層基板VCよっても実施可能なことはいうまでも
ない。
また、本発明はBB基板に限らず、平行パターンを有す
るプリント配線基板ならどのようなものにでも適用可能
なことはいうまでもない。
〔発明の効果〕
以上説明したように1本発明によれば、平行パターンと
なっている導体細条パターンの間隔を充分に広くとるこ
とができるから、従来技術の欠点を除き、高密度化や高
速化に対応したバックボード基板などに適用しても充分
に誘導ノイズを低減させることができ、電気的特性の改
善と信頼性の向上が得られ、かつ製造上の歩留り向上χ
も得ることができるプリント配線基板をローコストで容
易に提供することができる。
【図面の簡単な説明】
第1図は本発明によるプリント配線基板の一実施例を示
す正面図、第2図はバックボード基板の一例を示す斜視
図、第3図はプリント配線基板の従来例を示す正面図で
ある。 1・・・・・・バックボード基板、2・・・・・・多極
コネクタの端子、3・・・・・・配線パターン、4・・
・・・・回路基板、3a、  3c03e 〜3x、 
 5a+  5b、  5c。 5a、6b、6c・・・・・・導体細条パターン、al
〜an、bl〜bn、cl〜cn…・・・多極コネクタ
端子用スルーホール、s1〜s5……X/L/−ホール
。 fXI 図 第2図

Claims (1)

  1. 【特許請求の範囲】 1、複数本の相互に平行な導体細条からなる配線パター
    ンにより複数の接続端子群の対応する端子間を相互に並
    列接続したプリント配線基板において、導体層を少くと
    も2層有する配線基板を用い、上記複数本の相互に平行
    な導体細条を1本おきに取り出すことにより上記配線パ
    ターンを異なつた径路の2群の配線パターンに分割した
    ことを特徴とするプリント配線基板。 2、特許請求の範囲第1項において、上記接続端子群が
    少くとも2列のインライン配列構成されていることを特
    徴とするプリント配線基板。
JP1428985A 1985-01-30 1985-01-30 プリント配線基板 Granted JPS61174798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1428985A JPS61174798A (ja) 1985-01-30 1985-01-30 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1428985A JPS61174798A (ja) 1985-01-30 1985-01-30 プリント配線基板

Publications (2)

Publication Number Publication Date
JPS61174798A true JPS61174798A (ja) 1986-08-06
JPH0577198B2 JPH0577198B2 (ja) 1993-10-26

Family

ID=11856935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1428985A Granted JPS61174798A (ja) 1985-01-30 1985-01-30 プリント配線基板

Country Status (1)

Country Link
JP (1) JPS61174798A (ja)

Also Published As

Publication number Publication date
JPH0577198B2 (ja) 1993-10-26

Similar Documents

Publication Publication Date Title
US4861272A (en) Impedance controlled connector interface
JPS60500111A (ja) 半導体チツプパツケ−ジ
US5955704A (en) Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
JPH05185777A (ja) Icカード
JPS62155585A (ja) 電子機器
JPS61174798A (ja) プリント配線基板
JPS61131498A (ja) 終端回路配線構造
JPH06111642A (ja) 積層ワイヤハーネスにおける電磁妨害低減方法
JPH04335561A (ja) 半導体装置
JPH06310827A (ja) 表面実装部品配置構造
JPS5825292A (ja) 印刷配線板
JPH0138920Y2 (ja)
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
JPS62265797A (ja) バツクボ−ド構造
JPH0534139Y2 (ja)
JP2614034B2 (ja) プリント配線板
JPH0462775A (ja) 表面実装用電子部品
JP2932728B2 (ja) チップ形ネットワーク電子部品
JPS62272586A (ja) プリント配線板
JPH05315759A (ja) 多層印刷配線基板の配線構造
JPH09326540A (ja) 抵抗パターンを有する電子回路基板
JPH05291724A (ja) ハイブリッドic
JPS6194393A (ja) 集積回路の実装装置
JPH04188860A (ja) 表面実装用icパッケージの実装方法
JPH03233991A (ja) プリント配線板