JPS61173570A - 印刷用スキヤナ−・インタ−フエイス装置 - Google Patents
印刷用スキヤナ−・インタ−フエイス装置Info
- Publication number
- JPS61173570A JPS61173570A JP60013963A JP1396385A JPS61173570A JP S61173570 A JPS61173570 A JP S61173570A JP 60013963 A JP60013963 A JP 60013963A JP 1396385 A JP1396385 A JP 1396385A JP S61173570 A JPS61173570 A JP S61173570A
- Authority
- JP
- Japan
- Prior art keywords
- scanner
- memory
- address
- memory blocks
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、印刷用のスキャナー装置に関し、特に、回転
系を有する色分解用スキャナーとＣＰＵとの間忙設けら
れる印刷用スキャナー・インターフェイス装置に関する
。
系を有する色分解用スキャナーとＣＰＵとの間忙設けら
れる印刷用スキャナー・インターフェイス装置に関する
。
〈従来の技術〉
従来、印刷用の回転系を有する色分解用スキャナーは、
入力部、出力部及び色制御部とから構成され、スキャナ
ー単体で色分解能力を有しており、一般的に印刷用色版
の作成に使用されている。近年、この装置を大規模なメ
モリ容量を持つコンピュータと接続し、色分解後のプロ
セスすなわちレイアウト処理をコンピュータ内部で実行
し、その出力をスキャナーの出力部と接続することが行
なわれている。この装置はスキャナーが螺旋回転系であ
り、かつ発生データ菫が１回転当り１色８〜２０にビク
セルと比較的大きいため、２回転分のメモ’Ｊｔ交互に
切換る１ライン・バッファ方式が用いられている場合が
多い。
入力部、出力部及び色制御部とから構成され、スキャナ
ー単体で色分解能力を有しており、一般的に印刷用色版
の作成に使用されている。近年、この装置を大規模なメ
モリ容量を持つコンピュータと接続し、色分解後のプロ
セスすなわちレイアウト処理をコンピュータ内部で実行
し、その出力をスキャナーの出力部と接続することが行
なわれている。この装置はスキャナーが螺旋回転系であ
り、かつ発生データ菫が１回転当り１色８〜２０にビク
セルと比較的大きいため、２回転分のメモ’Ｊｔ交互に
切換る１ライン・バッファ方式が用いられている場合が
多い。
ところで、色分解スキャナーは各色に分解された後に焼
付られたフィルム上の見当を用いて、人間の目によりレ
ジストレーション（色ずれ）を合セテいるのに対し、コ
ンピュータ・レイアウト時ハ各色のレジストレーション
を入力時にとる方が比較的簡単であることが知られてい
る。このため、３色又は４色のデータを１回のスキャン
で入力する４色同時入力が行なわれている。これに対し
、出力系はレイアウト処理した後の入力時に比較すると
大きなデータを出力し、かつフィルムの大きさから１色
分又は２色分程度を同時に出力する方式が行なわれてい
る。
付られたフィルム上の見当を用いて、人間の目によりレ
ジストレーション（色ずれ）を合セテいるのに対し、コ
ンピュータ・レイアウト時ハ各色のレジストレーション
を入力時にとる方が比較的簡単であることが知られてい
る。このため、３色又は４色のデータを１回のスキャン
で入力する４色同時入力が行なわれている。これに対し
、出力系はレイアウト処理した後の入力時に比較すると
大きなデータを出力し、かつフィルムの大きさから１色
分又は２色分程度を同時に出力する方式が行なわれてい
る。
すなわち、代表的スキャナーは螺旋回転を行ない、３０
０〜１０００回転／分で１回転毎に８にビクセルのデー
タを１ピクセル４色で発生する。また出力側は１回転毎
に２０にビクセル程度のデータを必要とし、１ピクセル
１色である。ＣＰＵ側は全体のメモリ規模が数Ｍ〜数１
０Ｍバイトに達するため、大容量のディスクを使用せざ
るを得ず、１転送轟りＩＯＫ〜１５にバイトを１０ｍ５
ｅｃ程度で送受するが、断続的であり、全体としては２
００〜３００ Ｋバイト／秒程度のスピードとなる場合
が多い、このため、中間の送受をバッファメモリを用い
スピード変換すれば双方の装置間のデータ送受のインタ
ーフェイスは可能となる。
０〜１０００回転／分で１回転毎に８にビクセルのデー
タを１ピクセル４色で発生する。また出力側は１回転毎
に２０にビクセル程度のデータを必要とし、１ピクセル
１色である。ＣＰＵ側は全体のメモリ規模が数Ｍ〜数１
０Ｍバイトに達するため、大容量のディスクを使用せざ
るを得ず、１転送轟りＩＯＫ〜１５にバイトを１０ｍ５
ｅｃ程度で送受するが、断続的であり、全体としては２
００〜３００ Ｋバイト／秒程度のスピードとなる場合
が多い、このため、中間の送受をバッファメモリを用い
スピード変換すれば双方の装置間のデータ送受のインタ
ーフェイスは可能となる。
〈解決すべき問題点〉
しかしながら、１回転分のバッファでスキャナーとの入
出力の隙間でＣＰＵをアクセスさせることは、困難であ
り２回転分のバッファを交互に切換で使用する場合が多
い。したがって、従来のスキャナー装置にあっては、入
力方式と出力方式の違いから、入力インターフェイスと
出力インク７エイスに別々にラインバッファを設ける必
要があるという問題点があった。
出力の隙間でＣＰＵをアクセスさせることは、困難であ
り２回転分のバッファを交互に切換で使用する場合が多
い。したがって、従来のスキャナー装置にあっては、入
力方式と出力方式の違いから、入力インターフェイスと
出力インク７エイスに別々にラインバッファを設ける必
要があるという問題点があった。
本発明は上記問題点を解決するものであり、単一のラン
バッファのみを以って同一メモリを送受共用として双方
向の印刷用スキャナー・インターフェイス装置を提供す
るものである。
バッファのみを以って同一メモリを送受共用として双方
向の印刷用スキャナー・インターフェイス装置を提供す
るものである。
〈問題点の解決手段〉
上記問題点を解決するための、本発明に係る印刷用スキ
ャナー・インターフェイス装置の構成は、回転系を有す
る印刷用スキャナーに接続しスキャナーからの入力を得
るアナログ／ディジタル変換器及びスキャナーへ出力を
するディジタル／アナログ変換器と、スキャナーからの
動作状態を示す信号を得る入力部と、送受するデータを
一時収容するスキャナーの回転に対応するメモリを２回
転分有し上記信号を基準にスキャナーと同期するアドレ
スを発生する第１のアドレス発生器と、ホストコンピユ
ーＪＪ−のλ出”ｈか１１１１１湘１−久雉め欅輻か送
受する手段と、その情報に基づきホストコンピュータの
アクセスと同期するアドレスを発生する第２のアドレス
発生器と、第１及び第２のアドレス発生器からのアドレ
スを１回転分毎のメモリに対応させて切換えるセレクタ
とからなるものである。
ャナー・インターフェイス装置の構成は、回転系を有す
る印刷用スキャナーに接続しスキャナーからの入力を得
るアナログ／ディジタル変換器及びスキャナーへ出力を
するディジタル／アナログ変換器と、スキャナーからの
動作状態を示す信号を得る入力部と、送受するデータを
一時収容するスキャナーの回転に対応するメモリを２回
転分有し上記信号を基準にスキャナーと同期するアドレ
スを発生する第１のアドレス発生器と、ホストコンピユ
ーＪＪ−のλ出”ｈか１１１１１湘１−久雉め欅輻か送
受する手段と、その情報に基づきホストコンピュータの
アクセスと同期するアドレスを発生する第２のアドレス
発生器と、第１及び第２のアドレス発生器からのアドレ
スを１回転分毎のメモリに対応させて切換えるセレクタ
とからなるものである。
〈実施例〉
次に、本発明の一実施例を図面に基づいて説明する。
第１図は、本発明に係る印刷用スキャナー・インターフ
ェイス装置の一実施例を示すブロック図である。
ェイス装置の一実施例を示すブロック図である。
図中、ｌａ〜ｌｄ、２．３は回転系を有する印刷用スキ
ャナーとの送受信号で、１３〜１ｄは色入力アナログ信
号であり、一般にはシアン、マゼンダ、イエロー、ブラ
ックを示す。２は出力アナログ信号である。３はスキャ
ナー状態信号であり、クロック信号９回伝信号等である
。４Ａ〜４Ｄは各色入力信号１ａ〜１ｄを受けるアナロ
グ／ディジタル変換器であり、このディジタル出力信号
は夫々対応するメモリブロック１２Ａ 、 １２Ｂ 、
メモリブロック１３Ａ 、 １３Ｂ、メモリブロック１
４Ａ 、 １４Ｂ。
ャナーとの送受信号で、１３〜１ｄは色入力アナログ信
号であり、一般にはシアン、マゼンダ、イエロー、ブラ
ックを示す。２は出力アナログ信号である。３はスキャ
ナー状態信号であり、クロック信号９回伝信号等である
。４Ａ〜４Ｄは各色入力信号１ａ〜１ｄを受けるアナロ
グ／ディジタル変換器であり、このディジタル出力信号
は夫々対応するメモリブロック１２Ａ 、 １２Ｂ 、
メモリブロック１３Ａ 、 １３Ｂ、メモリブロック１
４Ａ 、 １４Ｂ。
メモリブロック１５Ａ 、 １５Ｂに送られる。５＃′
ｉメモリブロツク１２Ａ 、 １２Ｂ 、 １３Ａ 、
１３Ｂ 、 １４Ａ 、 １４Ｂ。
ｉメモリブロツク１２Ａ 、 １２Ｂ 、 １３Ａ 、
１３Ｂ 、 １４Ａ 、 １４Ｂ。
１５Ａ 、 １５Ｂからの出力を受けるディジタル／ア
ナログ変換器である。６はスキャナーからの状態信号３
に基づいて、メモリアドレスの切換信号、第１のアドレ
ス発生器７用のクロック及びＣＰＵよりの制御で入力又
は出力かによシメモリのゲート信号を成虫ずるスキャナ
ー状態検知部である。このゲート信号によりメモリブロ
ック１２Ａ 、 １２Ｂ 。
ナログ変換器である。６はスキャナーからの状態信号３
に基づいて、メモリアドレスの切換信号、第１のアドレ
ス発生器７用のクロック及びＣＰＵよりの制御で入力又
は出力かによシメモリのゲート信号を成虫ずるスキャナ
ー状態検知部である。このゲート信号によりメモリブロ
ック１２Ａ 、 １２Ｂ 。
１３Ａ 、 １３Ｂ 、 １４Ａ 、 １４Ｂ 、 １
５Ａ 、 １５Ｂはその直並列関係が変化する。７は第
１のアドレス発生器で、スキャナーの回転に同期してカ
ウントをする。１０はホス） ＣＰＵからの制御部で、
インターフェイスの方向を決めるレジスタを有しており
、ＣＰＵのデータ転送用クロックを第２のアドレス発生
器に出力する。第２のアドレス発生器９はｌラインブロ
ックを１つの単位としてカウントする。８Ａ。
５Ａ 、 １５Ｂはその直並列関係が変化する。７は第
１のアドレス発生器で、スキャナーの回転に同期してカ
ウントをする。１０はホス） ＣＰＵからの制御部で、
インターフェイスの方向を決めるレジスタを有しており
、ＣＰＵのデータ転送用クロックを第２のアドレス発生
器に出力する。第２のアドレス発生器９はｌラインブロ
ックを１つの単位としてカウントする。８Ａ。
８Ｂはライン・ブロック毎のアドレス切換器で、第１及
び第２のアドレス発生器７．９からの出力を交互に切換
え、スキャナー側、ＣＰＵ側各からアクセスするライン
がスキャナーの回転に対応して切換える。１１はホス）
ＣＰＵとのデータの送受をするデータ送受手段である
。第１図に示す各メモリブロック１２Ａ 、 １２Ｂ
、 １３Ａ 、 １３Ｂ 、 １４Ａ 。
び第２のアドレス発生器７．９からの出力を交互に切換
え、スキャナー側、ＣＰＵ側各からアクセスするライン
がスキャナーの回転に対応して切換える。１１はホス）
ＣＰＵとのデータの送受をするデータ送受手段である
。第１図に示す各メモリブロック１２Ａ 、 １２Ｂ
、 １３Ａ 、 １３Ｂ 、 １４Ａ 。
１４Ｂ 、 １５Ａ 、 １５Ｂは第２図に示す如く構
成されている。２０Ｆｉメモリであり、２１はディジタ
ル／アナログ・パスに接続した出力ゲート、２２はアナ
ログ／ディジタル・バスに接続した入力ゲート。
成されている。２０Ｆｉメモリであり、２１はディジタ
ル／アナログ・パスに接続した出力ゲート、２２はアナ
ログ／ディジタル・バスに接続した入力ゲート。
２３はＣＰＵバスに接続した入出力ゲートである。
したがって、各メモリブロック１２Ａ 、 １２Ｂ 、
１３Ａ。
１３Ａ。
１３Ｂ 、 １４Ａ 、 １４Ｂ 、 １５Ａ 、 １
５Ｂは双方向に使用されており、コンパクトなインター
フェイスが可能となる。
５Ｂは双方向に使用されており、コンパクトなインター
フェイスが可能となる。
なお、本実施例では出力を１系統としたが、２゜４系統
としても、メモリ規模のみの対応でよく、基本的に変ら
ない。また、入力データのｂｉｔ幅とＣＰＵデータのｂ
ｉｔ幅の整合を行なった部分が追加されても、本発明の
内容と矛盾しないことは明らかである。
としても、メモリ規模のみの対応でよく、基本的に変ら
ない。また、入力データのｂｉｔ幅とＣＰＵデータのｂ
ｉｔ幅の整合を行なった部分が追加されても、本発明の
内容と矛盾しないことは明らかである。
〈発明の効果〉
以上説明したように、本発明に係る印刷用スキャナー・
インターフェイス装置によれば、単一のラインバッファ
のみを以って同一メモリを送受共用とすると共に、双方
向のインターフェイスを提供しうるという効果を奏する
。
インターフェイス装置によれば、単一のラインバッファ
のみを以って同一メモリを送受共用とすると共に、双方
向のインターフェイスを提供しうるという効果を奏する
。
第１図は、本発明に係る印刷用スキャナー・インターフ
ェイス装置の一実施例を示すブロック図である。 筑２図は、１′８１実施例にお叶る各メモリブロックの
構成を示すブロック図である。 １ａ〜１ｄ・・・色入力アナログ信号 ２・・・出力アナログ信号 ３・・・スキャナー状態信号 ４Ａ〜４Ｄ・・・アナログ／ディジタル変換器５・・・
ディジタル／アナログ変換器 ６・・・スキャナー状態検知部 ７・・・Ｋ１のアドレス発生器 ８Ａ 、 ８Ｂ・・・アドレス切換器 ９・・・第２のアドレス発生器 １０・・・制御部 １１・・・データ送受手段
ェイス装置の一実施例を示すブロック図である。 筑２図は、１′８１実施例にお叶る各メモリブロックの
構成を示すブロック図である。 １ａ〜１ｄ・・・色入力アナログ信号 ２・・・出力アナログ信号 ３・・・スキャナー状態信号 ４Ａ〜４Ｄ・・・アナログ／ディジタル変換器５・・・
ディジタル／アナログ変換器 ６・・・スキャナー状態検知部 ７・・・Ｋ１のアドレス発生器 ８Ａ 、 ８Ｂ・・・アドレス切換器 ９・・・第２のアドレス発生器 １０・・・制御部 １１・・・データ送受手段
Claims (1)
- 回転系を有する印刷用スキャナーに接続し該スキャナー
からの入力を得るアナログ／ディジタル変換器及び該ス
キャナーへ出力をするディジタル／アナログ変換器と、
前記スキャナーからの動作状態を示す信号を得る入力部
と、送受するデータを一時収容する前記スキャナーの回
転に対応するメモリを２回転分有し前記信号を基準に前
記スキャナーと同期するアドレスを発生する第１のアド
レス発生器と、ホストコンピュータとの入出力を制御し
各種の情報を送受する手段と、該情報に基づき前記ホス
トコンピュータのアクセスと同期するアドレスを発生す
る第２のアドレス発生器と、第１及び第２のアドレス発
生器からのアドレスを１回転分毎のメモリに対応させて
切換えるセレクタとからなることを特徴とする印刷用ス
キャナー・インターフェイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013963A JPS61173570A (ja) | 1985-01-28 | 1985-01-28 | 印刷用スキヤナ−・インタ−フエイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60013963A JPS61173570A (ja) | 1985-01-28 | 1985-01-28 | 印刷用スキヤナ−・インタ−フエイス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173570A true JPS61173570A (ja) | 1986-08-05 |
Family
ID=11847864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60013963A Pending JPS61173570A (ja) | 1985-01-28 | 1985-01-28 | 印刷用スキヤナ−・インタ−フエイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009144510A (ja) * | 2009-03-30 | 2009-07-02 | Caterpillar Japan Ltd | 建設機械の騒音低減構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911063A (ja) * | 1982-07-12 | 1984-01-20 | Ricoh Co Ltd | フアクシミリ装置 |
-
1985
- 1985-01-28 JP JP60013963A patent/JPS61173570A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911063A (ja) * | 1982-07-12 | 1984-01-20 | Ricoh Co Ltd | フアクシミリ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009144510A (ja) * | 2009-03-30 | 2009-07-02 | Caterpillar Japan Ltd | 建設機械の騒音低減構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7203785B2 (en) | Apparatus and method for parallel and serial PCI hot plug signals | |
| CA1065061A (en) | Cpu-1/0 bus interface for a data processing system | |
| EP0344722A3 (en) | Operation mode settable lan interconnecting apparatus | |
| US20030158978A1 (en) | Data transfer device | |
| JPS61173570A (ja) | 印刷用スキヤナ−・インタ−フエイス装置 | |
| GB1581837A (en) | Peripheral device controller for a data processing system | |
| JPH1063617A (ja) | シリアル通信装置 | |
| KR890000771Y1 (ko) | 컴퓨터용 다기능을 갖는 연결장치 | |
| JPH07131504A (ja) | データ転送装置 | |
| JPH02218243A (ja) | デジタルデータ転送方式 | |
| JP2818576B2 (ja) | プリンタ接続方法およびプリンタ接続方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2552305Y2 (ja) | 画像データ転送装置 | |
| JPH0659064B2 (ja) | 通信制御装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS59171237A (ja) | デ−タ転送方式 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| SU1635188A1 (ru) | Устройство дл сопр жени ЭВМ с периферийной системой | |
| JP3068701U (ja) | プリンタ装置 | |
| JPS62279749A (ja) | 自動車用マイクロコンピユ−タの通信装置 | |
| JPH10177547A (ja) | シリアルデータ通信回路 | |
| JPS62139A (ja) | 信号多重伝送システム | |
| JPH10312355A (ja) | 制御ユニット及び通信システム | |
| EP0952529A2 (en) | Signal distribution system and method based on bus arrangement | |
| JPH06266656A (ja) | バス通信装置 |