JPS61173362A - チヤネル制御方式 - Google Patents
チヤネル制御方式Info
- Publication number
- JPS61173362A JPS61173362A JP28155284A JP28155284A JPS61173362A JP S61173362 A JPS61173362 A JP S61173362A JP 28155284 A JP28155284 A JP 28155284A JP 28155284 A JP28155284 A JP 28155284A JP S61173362 A JPS61173362 A JP S61173362A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- channel
- command
- output device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置のメモリ（主記憶）と入出力装
置との間でデータ転送を行うときに、入出力装置のアド
レス情報を送信データに付加し、チャネル装置がこのア
ドレス情報を識別して相手方の入出力装置を選択してデ
ータ転送を行うようになったチャネル制御方式に関する
ものである。
置との間でデータ転送を行うときに、入出力装置のアド
レス情報を送信データに付加し、チャネル装置がこのア
ドレス情報を識別して相手方の入出力装置を選択してデ
ータ転送を行うようになったチャネル制御方式に関する
ものである。
第４図は従来のチャネル制御方式を説明する図である。
第４図において、１は中央処理装置、２はチャネル制御
部、３は入出力装置、４はサブチャネルをそれぞれ示し
ている。チャネル制御部２はチャネル装置の中に存在す
る。従来のチャネル制御方式では、各入出力装置３毎に
サブチャネルを割付け、各入出力装置３の制御をサブチ
ャネルに対応した物理アドレスで行う方式であった。し
かし、この従来方式は下記のような欠点を有している。
部、３は入出力装置、４はサブチャネルをそれぞれ示し
ている。チャネル制御部２はチャネル装置の中に存在す
る。従来のチャネル制御方式では、各入出力装置３毎に
サブチャネルを割付け、各入出力装置３の制御をサブチ
ャネルに対応した物理アドレスで行う方式であった。し
かし、この従来方式は下記のような欠点を有している。
（ａ） 各入出力装置毎にサブチャネルが必要になる
ため、入出力装置の接続台数が多い場合、制御領域が増
大し、大きなメモリ領域がこれに専有されてしまう。
ため、入出力装置の接続台数が多い場合、制御領域が増
大し、大きなメモリ領域がこれに専有されてしまう。
（ｂｌ 入出力装置とサブチャネルが１対１に対応し
ているため、入出力装置を新たに接続したり、外したり
する度にゼネレーション（ソフト・チャネル・ファーム
における制御ｌｌ領域の追加や削除）が必要であり、シ
ステムの拡張性に欠ける。
ているため、入出力装置を新たに接続したり、外したり
する度にゼネレーション（ソフト・チャネル・ファーム
における制御ｌｌ領域の追加や削除）が必要であり、シ
ステムの拡張性に欠ける。
以上のような問題は、ＬＡＮのように入出力装置の接続
台数が多く、またシステムの拡張に柔軟性が必要なチャ
ネル装置ではとくに問題になる。
台数が多く、またシステムの拡張に柔軟性が必要なチャ
ネル装置ではとくに問題になる。
本発明は、上記の考察に基づくものであって、入出力装
置の接続台数が増加しても制御領域がそれほど増加せず
、しかも入出力装置の接続台数を簡単に増減できるよう
になったチャネル制御方式を提供することを目的として
いる。
置の接続台数が増加しても制御領域がそれほど増加せず
、しかも入出力装置の接続台数を簡単に増減できるよう
になったチャネル制御方式を提供することを目的として
いる。
そしてそのため、中央処理装置と、第１のサブチャネル
及び第２のサブチャネルとを持つチャネル装置と、該チ
ャネル装置によって制御される複数の入出力装置を具備
する情報処理システムにおいて、上記中央処理装置は、
入出力装置にデータを送信する場合には、送信コマンド
及び当該入出力装置のアドレス情報と送信データとより
成るデータをメモリ上に用意し、当該入出力装置を制御
するチャネル装置のチャネル番号と第１のサブチャネル
を示すサブチャネル番号とを持つ入出力開始命令を発行
し、入出力装置から送られてくる受信データを受信する
場合には、受信コマンドをメモリ上に用意し、当該入出
力装置を制御するチャネル装置の千″ヤネル番号と第２
のサブチャネルを示すサブチャネル番号とを持つ入出力
開始命令を発行するよう構成され、上記チャネル装置は
、上記入出力命令のチャネル番号が自己を指定している
場合には、上記中央処理装置のメモリ上のコマンドを読
み出し、当該コマンドが送信コマンドの場合には、上記
中央処理装置のメモリからデータを読み出し、当該デー
タの中のアドレス情報で指定された入出力装置に当該デ
ータの中の送信データを送信し、当該コマンドが受信コ
マンドの場合には、入出力装置から送られて来た受信デ
ータに当該入出力装置のアドレス情報を付加し、その結
果作成されたデータを上記中央処理装置のメモリに書き
込むよう構成されていることを特徴とするものである。
及び第２のサブチャネルとを持つチャネル装置と、該チ
ャネル装置によって制御される複数の入出力装置を具備
する情報処理システムにおいて、上記中央処理装置は、
入出力装置にデータを送信する場合には、送信コマンド
及び当該入出力装置のアドレス情報と送信データとより
成るデータをメモリ上に用意し、当該入出力装置を制御
するチャネル装置のチャネル番号と第１のサブチャネル
を示すサブチャネル番号とを持つ入出力開始命令を発行
し、入出力装置から送られてくる受信データを受信する
場合には、受信コマンドをメモリ上に用意し、当該入出
力装置を制御するチャネル装置の千″ヤネル番号と第２
のサブチャネルを示すサブチャネル番号とを持つ入出力
開始命令を発行するよう構成され、上記チャネル装置は
、上記入出力命令のチャネル番号が自己を指定している
場合には、上記中央処理装置のメモリ上のコマンドを読
み出し、当該コマンドが送信コマンドの場合には、上記
中央処理装置のメモリからデータを読み出し、当該デー
タの中のアドレス情報で指定された入出力装置に当該デ
ータの中の送信データを送信し、当該コマンドが受信コ
マンドの場合には、入出力装置から送られて来た受信デ
ータに当該入出力装置のアドレス情報を付加し、その結
果作成されたデータを上記中央処理装置のメモリに書き
込むよう構成されていることを特徴とするものである。
要約すると、本発明は入出力装置の物理アドレスに対応
するアドレス情報をデータ・ストリームの中に入れ、チ
ャネル装置と中央処理装置のインタフェースを２個（送
信用と受信用）のサブチャネルで行うことにより、制御
を容易にし、システムの拡張に柔軟性を持たせたもので
ある。
するアドレス情報をデータ・ストリームの中に入れ、チ
ャネル装置と中央処理装置のインタフェースを２個（送
信用と受信用）のサブチャネルで行うことにより、制御
を容易にし、システムの拡張に柔軟性を持たせたもので
ある。
以下、本発明を図面を参照しつつ説明する。第１図は本
発明の概要を示す図、第２図は中央処理装置からのデー
タ及び中央処理装置へのデータの形式を示す図、第３図
は本発明における送信の処理を説明するための図である
。第１図ないし第３図において、４−０と４−１はサブ
チャネル、５はアドレス情報と送信データ（または受信
データ）よりなるデータをそれぞれ示す。なお、第４図
と同一符号は同一物を示す。
発明の概要を示す図、第２図は中央処理装置からのデー
タ及び中央処理装置へのデータの形式を示す図、第３図
は本発明における送信の処理を説明するための図である
。第１図ないし第３図において、４−０と４−１はサブ
チャネル、５はアドレス情報と送信データ（または受信
データ）よりなるデータをそれぞれ示す。なお、第４図
と同一符号は同一物を示す。
第１図に示すように、本発明ではサブチャネルは、入出
力装置３の数に関係な（、送信用、受信用の１組だけで
ある。サブチャネル４−０は送信用、サブチャネル４−
１は受信用である。送信の場合、中央処理装置１は、第
２図に示すようなデ−タ５をメモリ上に用意する。デー
タ５は、相手方の入出力装置３を特定するためのアドレ
ス情報とこれに続く送信データとより構成されている。
力装置３の数に関係な（、送信用、受信用の１組だけで
ある。サブチャネル４−０は送信用、サブチャネル４−
１は受信用である。送信の場合、中央処理装置１は、第
２図に示すようなデ−タ５をメモリ上に用意する。デー
タ５は、相手方の入出力装置３を特定するためのアドレ
ス情報とこれに続く送信データとより構成されている。
チャネル制御部２は、入出力装置３からのデータを受信
すると、この受信データの先頭にその入出力装置３を特
定するためのアドレス情報を付加して、中央処理装置１
の主記憶に格納する。
すると、この受信データの先頭にその入出力装置３を特
定するためのアドレス情報を付加して、中央処理装置１
の主記憶に格納する。
第３図は本発明における送信の処理を説明するための図
である。送信は下記のような手順で行われる。
である。送信は下記のような手順で行われる。
■ 中央処理装置１は、主記憶上に送信コマンド及び相
手方入出力装置３のアドレス情報と送信データとより成
るデータを用意して、その相手方入出力装置３を制御す
るチャネル装置のチャネル番号及びサブチャネル４−０
を指定するサブチャネル番号を持つ入出力開始命令を発
行する。
手方入出力装置３のアドレス情報と送信データとより成
るデータを用意して、その相手方入出力装置３を制御す
るチャネル装置のチャネル番号及びサブチャネル４−０
を指定するサブチャネル番号を持つ入出力開始命令を発
行する。
■ 該当するチャネル装置は、送信コマンドが起動され
たことを認識すると、中央処理装置１の主記憶からデー
タを取り出し、その先頭に存在するアドレス情報により
送信相手先を識別する。
たことを認識すると、中央処理装置１の主記憶からデー
タを取り出し、その先頭に存在するアドレス情報により
送信相手先を識別する。
■ チャネル装置は、識別結果に従い、指定された入出
力装置３に送信データを転送する。
力装置３に送信データを転送する。
■ チャネル装置は正常にデータを送信し終わると、中
央処理装置１に対して正常終了を報告する。
央処理装置１に対して正常終了を報告する。
受信は下記のような手順で行われる。
■ 中央処理装置１は、主記憶上に受信コマンドを用意
し、その相手方入出力装置３を制御するチャネル装置の
チャネル番号及びサブチャネル４−１を指定するサブチ
ャネル番号を持つ入出力開始命令を発行する。
し、その相手方入出力装置３を制御するチャネル装置の
チャネル番号及びサブチャネル４−１を指定するサブチ
ャネル番号を持つ入出力開始命令を発行する。
■ 該当するチャネル装置は、受信コマンドが起動され
たことを認識すると、受信の準備を行い、データを入出
力装置３から受信すると、相手方入出力装置３のアドレ
ス情報を受信データの先頭に。
たことを認識すると、受信の準備を行い、データを入出
力装置３から受信すると、相手方入出力装置３のアドレ
ス情報を受信データの先頭に。
付加する。
■ チャネル装置はアドレス情報の付加されたデータを
中央処理装置１の主記憶に格納する。
中央処理装置１の主記憶に格納する。
■ 中央処理装置１はこのアドレス情報により相手方を
認識する。
認識する。
以上の説明から明らかなように、本発明によれば、１組
（送信用、受信用）のサブチャネルで複数の入出力装置
の制御が可能となり、拡張性に優れたシステムを構築す
ることが可能となる。
（送信用、受信用）のサブチャネルで複数の入出力装置
の制御が可能となり、拡張性に優れたシステムを構築す
ることが可能となる。
第１図は本発明の概要を示す図、第２図は中央処理装置
からのデータ及び中央処理装置へのデータの形式を示す
図、第３図は本発明における送信の処理を説明するため
の図、第４図は従来のチャネル制御方式を説明する図で
ある。 １・・・中央処理装置、２・・・チャネル制御部、３・
・・入出力装置、４・・・サブチャネル、４−０と４−
１・・・サブチャネル、５・・・アドレス情報と送信デ
ータ（または受信データ）よりなるデータ。
からのデータ及び中央処理装置へのデータの形式を示す
図、第３図は本発明における送信の処理を説明するため
の図、第４図は従来のチャネル制御方式を説明する図で
ある。 １・・・中央処理装置、２・・・チャネル制御部、３・
・・入出力装置、４・・・サブチャネル、４−０と４−
１・・・サブチャネル、５・・・アドレス情報と送信デ
ータ（または受信データ）よりなるデータ。
Claims (1)
- 中央処理装置と、第１のサブチャネル及び第２のサブチ
ャネルとを持つチャネル装置と、該チャネル装置によっ
て制御される複数の入出力装置を具備する情報処理シス
テムにおいて、上記中央処理装置は、入出力装置にデー
タを送信する場合には、送信コマンド及び当該入出力装
置のアドレス情報と送信データとより成るデータをメモ
リ上に用意し、当該入出力装置を制御するチャネル装置
のチャネル番号と第１のサブチャネルを示すサブチャネ
ル番号とを持つ入出力開始命令を発行し、入出力装置か
ら送られてくる受信データを受信する場合には、受信コ
マンドをメモリ上に用意し、当該入出力装置を制御する
チャネル装置のチャネル番号と第２のサブチャネルを示
すサブチャネル番号とを持つ入出力開始命令を発行する
よう構成され、上記チャネル装置は、上記入出力命令の
チャネル番号が自己を指定している場合には、上記中央
処理装置のメモリ上のコマンドを読み出し、当該コマン
ドが送信コマンドの場合には、上記中央処理装置のメモ
リからデータを読み出し、当該データの中のアドレス情
報で指定された入出力装置に当該データの中の送信デー
タを送信し、当該コマンドが受信コマンドの場合には、
入出力装置から送られて来た受信データに当該入出力装
置のアドレス情報を付加し、その結果作成されたデータ
を上記中央処理装置のメモリに書き込むよう構成されて
いることを特徴とするチャネル制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28155284A JPS61173362A (ja) | 1984-12-29 | 1984-12-29 | チヤネル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28155284A JPS61173362A (ja) | 1984-12-29 | 1984-12-29 | チヤネル制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61173362A true JPS61173362A (ja) | 1986-08-05 |
Family
ID=17640770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28155284A Pending JPS61173362A (ja) | 1984-12-29 | 1984-12-29 | チヤネル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173362A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136146A (en) * | 1978-04-13 | 1979-10-23 | Mitsubishi Electric Corp | Data transfer control unit |
-
1984
- 1984-12-29 JP JP28155284A patent/JPS61173362A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136146A (en) * | 1978-04-13 | 1979-10-23 | Mitsubishi Electric Corp | Data transfer control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766216B2 (ja) | 情報処理装置 | |
| JPS61173362A (ja) | チヤネル制御方式 | |
| JP2720838B2 (ja) | データ転送装置 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速ｐｉｏ伝送方法 | |
| JP2965012B2 (ja) | 電源制御装置 | |
| JPS62169257A (ja) | 端末制御方式 | |
| JPS6362779B2 (ja) | ||
| JPH06250965A (ja) | 入出力制御装置 | |
| JPS61143863A (ja) | バス分割制御方式 | |
| JPS6211951A (ja) | チヤネル装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS60114927A (ja) | フアイルメモリアクセス制御方式 | |
| JPS6168664A (ja) | 入出力装置アドレス設定方式 | |
| JPS60186954A (ja) | デ−タ転送制御方式 | |
| JPS63109560A (ja) | ファイル制御装置におけるコマンド制御方法 | |
| JPH05189344A (ja) | マイクロプロセッサ | |
| JPS60254264A (ja) | 複数装置の制御方式 | |
| JPS62235603A (ja) | 計算機の端末機能を有する数値制御装置 | |
| JPH04169921A (ja) | データバスバツフア制御方式 | |
| JPS60178568A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH0512153A (ja) | 制御装置の通信テキスト処理方式 | |
| JPS6313549A (ja) | 通信制御装置 | |
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JPH01128151A (ja) | インタフェース装置 |