JPS61168231A - 混成集積回路のチツプコ−テイング方法 - Google Patents

混成集積回路のチツプコ−テイング方法

Info

Publication number
JPS61168231A
JPS61168231A JP860685A JP860685A JPS61168231A JP S61168231 A JPS61168231 A JP S61168231A JP 860685 A JP860685 A JP 860685A JP 860685 A JP860685 A JP 860685A JP S61168231 A JPS61168231 A JP S61168231A
Authority
JP
Japan
Prior art keywords
resin
substrate
dispenser
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP860685A
Other languages
English (en)
Inventor
Takeshi Nakajima
猛 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP860685A priority Critical patent/JPS61168231A/ja
Publication of JPS61168231A publication Critical patent/JPS61168231A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路のチップコーティングに関するも
のである。′ 〔従来の技術〕 従来混成集積回路のチップコーティングには、先端がニ
ードル状のディスペンサが使用されていた。コーティン
グ方法は、ディスペンサを移動しながら樹脂を所定領域
に塗布するという方法であり、主に樹脂の流動性を利用
したものであった。
〔発明が解決しようとする問題点〕
従来のチップコーティング方法は、先端がニードル状の
ディスペンサを用い樹脂塗布範囲内をゆっくりと移動し
ながら流していくものであった。
つまり樹脂自体が流動性を持つだめ、それによりおのず
から被覆範囲及び樹脂厚が定まるものである。従って樹
脂乾燥後の形伏はほぼ半球状に近いものとなる。このこ
とは混成集積回路の部品レイアウト設計の自由度を必要
以上に束縛するものである。
また樹脂の粘性のバラツキにより、粘性が小さい場合に
は樹脂が広がりすぎる、逆に大きい場合は、広がりにく
く樹脂厚が大きくなりやすい等の不具合が、製造上の歩
留り低下の要素となる。
〔問題点を解決するだめの手段〕
本発明は、前述の従来方法の欠点を解消するため、所望
の形伏の鋳型または樹脂枠をディスペンサの先端に備え
ることにより、必要最小限の塗布範囲、樹脂厚を有する
混成集積回路を再現性良く製造することを可能としたチ
ップコーティング力法である。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図乃至第4図は本発明による混成集積回路製造工程
の一実施例である。
まず第1図はICチップを搭載しワイヤーボンディング
が行なわれた基板である。次に第2図のように本発明に
よる鋳型または樹脂枠を備えたディスペンサを、該基板
と対向させた後、位置合わせを行なう。
さらに第3図のように該ディスペンサを基板に密着はせ
、樹脂を流し込み、予備乾燥を行なう。
つぎに該ディスペンサを該基板から離し、基板全体を乾
燥し、樹脂を硬化させる。
〔発明の効果〕
以上説明したように、本発明は所望形伏の鋳型又は樹脂
枠を備えたディスペンサを使用しブリコーティングする
ことによシ、樹脂の粘性にかかわらず、必要最小限の樹
脂被覆面積及び樹脂厚を有する混成集積回路を再現性よ
く製造することを可能とする。
【図面の簡単な説明】
第1図乃至、第4図は本発明による混成集積回路の製造
工程の一実施例である。 図中の符号はa・・・・・・ICテップ、b・・・山ワ
イヤー、C・・・・・・基板、d・・・・・・ディスペ
ンサ、e・・・・・・鋳型又は樹脂枠、f・・・・・・
樹脂を各々表わす。 C h ち ンC 垢 1 闇 卒4 閏

Claims (1)

    【特許請求の範囲】
  1.  所望の形伏の鋳型または樹脂枠を先端に備えたディス
    ペンサを使用してチップコーティングすることを特徴と
    する混成集積回路のチップコーティング方法。
JP860685A 1985-01-21 1985-01-21 混成集積回路のチツプコ−テイング方法 Pending JPS61168231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP860685A JPS61168231A (ja) 1985-01-21 1985-01-21 混成集積回路のチツプコ−テイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP860685A JPS61168231A (ja) 1985-01-21 1985-01-21 混成集積回路のチツプコ−テイング方法

Publications (1)

Publication Number Publication Date
JPS61168231A true JPS61168231A (ja) 1986-07-29

Family

ID=11697614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP860685A Pending JPS61168231A (ja) 1985-01-21 1985-01-21 混成集積回路のチツプコ−テイング方法

Country Status (1)

Country Link
JP (1) JPS61168231A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087852A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087852A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US5182853A (en) Method for encapsulting IC chip
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH05136317A (ja) 半導体装置およびその製造方法
JPS61168231A (ja) 混成集積回路のチツプコ−テイング方法
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente
JPH04206858A (ja) 半導体パッケージ
JPH0363813B2 (ja)
JPH1167838A (ja) バンプ付電子部品の製造方法
JP3393708B2 (ja) 半導体パッケージの製造方法
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
JPS61166137A (ja) 混成集積回路のチツプコ−テイング方法
KR100238044B1 (ko) 반도체 칩 부착을 위한 접착제 도포방법
DE3517965A1 (de) Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
JP3116395B2 (ja) バンプ付金属リード及びその製造方法
JPH11289146A (ja) 複合配線材及びその製造方法
KR100192759B1 (ko) 범프 칩 스케일 패키지의 범프 형성방법
JP2001144390A (ja) 立体回路基板およびその製造方法
JPS63124433A (ja) フイルムキヤリア
JPH06120287A (ja) リードフレームを用いた半導体装置とその製造方法
JPH01186697A (ja) 印刷配線板の製法
JPH0851178A (ja) ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法
JP2679197B2 (ja) 樹脂封止型半導体装置
KR0138213B1 (ko) 볼 그리드 어레이 패키지
JPS6353955A (ja) プリント配線基板の封止枠の形成方法