JPS61164232A - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法

Info

Publication number
JPS61164232A
JPS61164232A JP624685A JP624685A JPS61164232A JP S61164232 A JPS61164232 A JP S61164232A JP 624685 A JP624685 A JP 624685A JP 624685 A JP624685 A JP 624685A JP S61164232 A JPS61164232 A JP S61164232A
Authority
JP
Japan
Prior art keywords
filler
resin
semiconductor device
passivation film
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP624685A
Other languages
English (en)
Inventor
Hideji Miyatake
秀司 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP624685A priority Critical patent/JPS61164232A/ja
Publication of JPS61164232A publication Critical patent/JPS61164232A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、樹脂封止型半導体装置の製造方法に関し、
特に、熱硬化性樹脂と充填剤とからなる樹脂組成物によ
って半導体素子を封止した樹脂封止型半導体装置の製造
方法に関するものである。
［従来の技術］ 第２図は従来の樹脂封止型半導体装置の一例として、大
規模集積回路のパッケージどして多用されているデュア
ル・イン・ライン型パッケージを示す断面図ある。
まず、第２図に示す従来の樹脂１づ止型半導体装置の構
成について説明する。第２図において、半導体素子１は
ロウＩ４２によりダイパッド３に固着されている。半導
体素子１上にはアルミニウム配線４が形成されており、
アルミニウム配ｗＡ４のポンディングパッド部分はボン
ディングワイヤ５によってリードフレーム６の一端に接
続されている。
さらに、半導体素子１の表面上には、半導体素子１の表
面を保ＷＩ′！１′るためのパッシベーション膜７が形
成されている。さらに、エポキシ樹脂８および充填剤９
からなる樹脂組成物によって、上述のリードフレーム６
の端部と、半導体素子１と、ロウ材２と、ダイパッド３
と、アルミニウム配線４とボンデ、イングワイヤ５と、
パッシベーション膜７とが一体に形成されている。
次に、第２図に示した樹脂封止型半導体装置において充
填剤９を使用する目的については、特公昭５７−１６’
７４３および特公昭５８−３３８２に詳細に開示されて
いるが、要約すると、充填剤９をエポキシ樹脂８に配合
することにより、樹脂組成物の線膨張係数を半導体素子
１およびボンデｒングワイｉ７５の線膨張係数に近い値
にし、これにＪ、って半導体装置の熱機械特性を改善す
るためである。
第３図は、第２図に示した従来の樹脂封止型半導体装置
の拡大断面図であり、参照番号１，２゜３．４，７，８
．９は第２図と同一部分を示し、１０は通常リン・ガラ
ス膜で形成されるスムースツー１−膜である。
第３図において、充填剤９はエポキシ樹脂８ど混合され
、その後、混合された樹脂組成物ＩＪ半導体素子１など
を封止するように注入されるため、充填剤９はエポキシ
樹脂８中にランダムに位置することになる。
［発明が解決しにうと゛づ−る問題点］従来の樹脂封止
型半導体装置では、上述のように充填剤９はエル４ニジ
樹脂８中にランダムに位置するので、当然半導体素子１
上のパッシベーション１７の表面上に・し充填剤９が数
多く存在することになる。このため、パッシベーション
膜７の表面上の充填剤９（よ、樹脂ｒＬ大人時圧力を受
けてパッシベーション膜７に突ぎ刺さり、パッシベーシ
ョンｖＡ７に亀裂を生じさゼるｎｆ能性がある。ぞして
、このような亀裂が生じると、外部から水分が亀裂を通
ってアルミニウム配線４やスムースコート膜１０まで浸
入し、アルミニウム配線４の腐食を招くなど、半導体装
置の信頼性が損なわれるという問題点があった。
それゆえ、この発明の主たる目的は、上）ホの問題点を
解潤し、充填剤を半導体素子の配線表面から遠さ【プる
ことによって充填剤が半導体素子のパッシベーション膜
に亀裂を発生さゼることを防止することができる、高信
頼性の樹脂封止型半導体装置の製造方法を提供すること
である。
［問題点を解決するための手段］ この発明に係る樹脂封止型半導体装置の製造方法は、熱
硬化性樹脂と、強磁性を有する充填剤とからなる熱硬化
性樹脂組成物を注入して、半導体素子を封止し、この注
入時に、強磁性を有する充填剤が半導体素子の配線表面
から遠ざかるように磁界を印加するようにしたものであ
る。
［作用］ この発明においては、熱硬化性樹脂組成物注入時に印加
された磁界によって、熱硬化性樹脂組成物に含まれる強
磁性を有する充填剤が半導体素子の配線表面から遠ざか
るように引き寄せられた後に固化される。
［実施例］ 第１図はこの発明の一実施例である樹脂封止型半導体装
置の製造方法を示す図である。まず、第１図を参照（）
でこの発明の一実施例である樹脂封止型半導体装置の製
造方法について説明する。
第１図において、半導体素子１と、ロウ材２と、ダイパ
ッド３と、アルミニウム配［ｉ１４と、パッシベーショ
ン膜７とからなる半導体装置は、第３図における従来の
半導体装置と同一の構成で準備されているものとする。
次に、エポキシ樹脂８ど、従来の充填剤に、たとえば、
フェライト、マグネタイ１へなどの強磁性体粒子を塗布
した充填剤１１とからなる熱硬化性樹脂組成物を準備す
る。
次に、半導体素子１の配Ｉｉ１表面すなわちパッシベー
ションＩＩ　７が設けられている表面を上向きの状態に
して上述の樹脂組成物を注入する。このとき、エポキシ
樹脂８は溶融状態にあり、充填剤１１の各片は、エポキ
シ樹脂８中を運動することかできる。
上述の樹脂組成物注入時に、第１図の矢印１２の方向に
磁界を印加する。この磁界にＪ：って、強磁１４体粒子
が塗布された充填剤１１は、第１図に承りように、半導
体素子１上のパッシベーション膜７から遠ざかるように
引き寄せられ、さらに、］ボキシ樹脂８の硬化後は、充
填剤１１は樹脂の剛性により支えられて第１図に示した
位置に固定されるので、充填剤１１がパッシベーション
膜７の表面に突き剌さるようなことはない。
なお、熱硬化性樹脂の粘性や、印加する磁界の強度を調
整することによって、充填剤１１を熱硬化性樹脂の上部
に固まらないように配置することかでき、半導体装置の
機械的特性を劣化させるようなことはない。
また、この実施例に用いられる充填剤は、従来の充填剤
に強磁性体粒子を塗布しただけのものであるので、この
実施例に用いられた充填剤の熱膨張率は、従来の充填剤
の熱膨張率と変わらず、半導体装置の熱機械特性を劣化
させることはない。
さらに、上述の実施例では、従来の充填剤に、強磁性体
粒子を塗布した充填剤を用いたが、機械的強度と熱膨張
率とが従来の充填剤と同じであれば、強磁性体粒子その
ものを充填剤として使用しても、同様の効果を得ること
ができる。
さらに、−上述の実施例では、デュアル・イン・ライン
型パッケージの場合について説明したが、フラノ１へパ
ッケージやシングル・イン・ライン型パッケージの場合
でも同様の効果を得ることができる。
［発明の効果］ 以上のように、この発明によれば、樹脂組成物に含まれ
る充填剤に強磁性を持たせ、樹脂封入特に、充填剤が半
導体素子の配線表面から遠ざかるように磁界を印加する
１：うにしたので、充填剤が半導体素子のパッシベーシ
ョン膜に亀裂を生じさせることがなくなり、樹脂封止型
半導体装置の耐湿性を改善し、信頼性を向トさせること
ができる。
【図面の簡単な説明】
第１図はこの発明の一実施例である樹脂封止型半導体装
置の製造方法を示す図である。第２図は従来の樹脂封止
型半導体装置の一例を示づ断面図である。第３図は第１
図に示した従来の樹脂封止型半導体装置の拡大断面図で
ある。 図において、１は半導体素子、２はロウ材、３はダイパ
ッド、４はアルミニウム配線、５はボンディングワイヤ
、６はリードフレーム、７はパッシベーション膜、８は
エポキシ樹脂、９．１１は充填剤、１０はスムースコー
ト膜を示す。 代　　理　　人　　　　　人　　岩　　増　　雄＝９− 〒１　図 １：！尊体を子 ８；　１Ａ−キンキ打月旨 １０；スムースコート８蔓 １１；　た渇才に

Claims (3)

    【特許請求の範囲】
  1. （１）配線表面を有する半導体素子を準備するステップ
    と、 熱硬化性樹脂と、強磁性を有する充填剤とからなる熱硬
    化性樹脂組成物を準備するステップと、前記熱硬化性樹
    脂組成物を注入して前記半導体素子を封止するステップ
    と、 前記熱硬化性樹脂組成物注入時に、前記充填剤が前記配
    線表面から遠ざかる方向に磁界を印加するステップとを
    含む、樹脂封止型半導体装置の製造方法。
  2. （２）前記充填剤には強磁性体粒子が塗布されている、
    特許請求の範囲第１項記載の樹脂封止型半導体装置の製
    造方法。
  3. （３）前記充填剤は強磁性体粒子である、特許請求の範
    囲第１項記載の樹脂封止型半導体装置の製造方法。
JP624685A 1985-01-16 1985-01-16 樹脂封止型半導体装置の製造方法 Pending JPS61164232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP624685A JPS61164232A (ja) 1985-01-16 1985-01-16 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP624685A JPS61164232A (ja) 1985-01-16 1985-01-16 樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61164232A true JPS61164232A (ja) 1986-07-24

Family

ID=11633138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP624685A Pending JPS61164232A (ja) 1985-01-16 1985-01-16 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61164232A (ja)

Similar Documents

Publication Publication Date Title
JPS60257546A (ja) 半導体装置及びその製造方法
KR19980042865A (ko) 반도체 장치 및 반도체 장치용 이중-층 리드 프레임
KR930011318A (ko) 반도체장치 및 그 제조방법
JP2004515060A (ja) 封止された電子素子および電子素子を封止する方法
JPS6315448A (ja) 半導体装置
JPS61164232A (ja) 樹脂封止型半導体装置の製造方法
JP2873009B2 (ja) 半導体装置およびその製造方法
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
JPS61102040A (ja) 樹脂封止型半導体装置の製造方法
JPH077124A (ja) Ｘ形状ダイ支持部材を有する半導体装置
JP2555931B2 (ja) 半導体装置の製造方法
JPS6175549A (ja) 半導体素子を含む電子回路及びその製造方法
JPH01243531A (ja) 半導体装置
JP3820674B2 (ja) 樹脂封止型電子装置及びその製造方法
JPH0526760Y2 (ja)
JPH08288428A (ja) 樹脂封止型半導体装置
JPH01133328A (ja) 半導体素子の封止方法
JPH0437050A (ja) 樹脂封止型半導体装置
TW502409B (en) Semiconductor package piece without flash on the periphery of air vent and method for producing the same
JPH01205454A (ja) リードフレーム
JPS61216438A (ja) 封止された電子部品の製造方法
JP2002076198A (ja) 半導体装置の製造方法
JPH0738027A (ja) 樹脂封止型半導体装置
JPH07161875A (ja) 樹脂封止型半導体装置
JPH0289349A (ja) Ｔａｂ用フィルムキャリアテープ