JPS61161693A - 薄膜elパネルのエ−ジング方法 - Google Patents
薄膜elパネルのエ−ジング方法Info
- Publication number
- JPS61161693A JPS61161693A JP60003898A JP389885A JPS61161693A JP S61161693 A JPS61161693 A JP S61161693A JP 60003898 A JP60003898 A JP 60003898A JP 389885 A JP389885 A JP 389885A JP S61161693 A JPS61161693 A JP S61161693A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- aging
- panel
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000032683 aging Effects 0.000 title claims description 21
- 239000010409 thin film Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000002431 foraging effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、電極がマトリックス構造を有する薄膜ELパ
ネルを交流電圧の印加によってエージングする上で、電
極抵抗の影響を少なくし、大表示容量パネルのエージン
グを容易にしたエージング方法に関するものである。
ネルを交流電圧の印加によってエージングする上で、電
極抵抗の影響を少なくし、大表示容量パネルのエージン
グを容易にしたエージング方法に関するものである。
〈従来技術〉
二重絶縁膜構造の薄膜ELパネルは、第5図に示すよう
に、ガラス基板l上EI To等の帯状透明電極群2を
並列に設け、この上に、813N4等の誘電物質層3、
Mn等の活性剤tドープしたZnSのEL発光層4、S
i3N4等の誘電物質層5t1この順に真空蒸着法、ス
パッタリング法等により形成して、三層構造とし、更に
誘電物質層5上に、前記透明電極2と直交する方向に延
びる帯状背面電極群6を設けてなる構造である。
に、ガラス基板l上EI To等の帯状透明電極群2を
並列に設け、この上に、813N4等の誘電物質層3、
Mn等の活性剤tドープしたZnSのEL発光層4、S
i3N4等の誘電物質層5t1この順に真空蒸着法、ス
パッタリング法等により形成して、三層構造とし、更に
誘電物質層5上に、前記透明電極2と直交する方向に延
びる帯状背面電極群6を設けてなる構造である。
等価回路的には容量性素子であり、所望の透明電極と背
面電極とに所定の交番電圧乞印加することにより、両電
極の交差部に挾持された微小面積部分が発光し、文字、
記号、模様等を表示するための一絵素夕構成する。
面電極とに所定の交番電圧乞印加することにより、両電
極の交差部に挾持された微小面積部分が発光し、文字、
記号、模様等を表示するための一絵素夕構成する。
上記構造を基本とする薄膜ELパネルは、発光輝度等の
経時変化の安定化と初期故障による不良素子を除去する
等の目的で、薄膜作製後、一定期間、交流電圧!透明電
極群と背面電極群間に印加しなからエージング7行なう
ことが必要となる。
経時変化の安定化と初期故障による不良素子を除去する
等の目的で、薄膜作製後、一定期間、交流電圧!透明電
極群と背面電極群間に印加しなからエージング7行なう
ことが必要となる。
エージング時には、表示絵素乞同時に処理する必要性と
、駆動回路を簡略するために、第6図の様に、一方向に
引き出されている電極は1つの共通電極にまとめられ、
さらに相対する側の共通電極乞1つにして、1組の共通
電極としている。この−組の共通電極VC第6図の様に
交流電圧パルスを印加し、すべての交点を同時に発光さ
せ、エージング処理を行なっている。この場合のELパ
ネルの等価回路は第7図の様になる。Cは発光絵素の容
量、Rは透明電極の抵抗である。
、駆動回路を簡略するために、第6図の様に、一方向に
引き出されている電極は1つの共通電極にまとめられ、
さらに相対する側の共通電極乞1つにして、1組の共通
電極としている。この−組の共通電極VC第6図の様に
交流電圧パルスを印加し、すべての交点を同時に発光さ
せ、エージング処理を行なっている。この場合のELパ
ネルの等価回路は第7図の様になる。Cは発光絵素の容
量、Rは透明電極の抵抗である。
表示容量が小さい場合、印加パルス幅に対して時定数C
−Rが小さいので、との絵素に対しても所定の波形が印
加されるが、表示容量が大きくなり、時定数C−Rがパ
ルス幅より大きくなると、透明電極の端子部から離れた
部分では波形がかからなくなる(第8図。)。パルス幅
は、他の特性との関係で、必要以上に大きく出来ないの
で、大表示容量パネルは、全絵素が均一にエージング出
来ない問題がある。
−Rが小さいので、との絵素に対しても所定の波形が印
加されるが、表示容量が大きくなり、時定数C−Rがパ
ルス幅より大きくなると、透明電極の端子部から離れた
部分では波形がかからなくなる(第8図。)。パルス幅
は、他の特性との関係で、必要以上に大きく出来ないの
で、大表示容量パネルは、全絵素が均一にエージング出
来ない問題がある。
〈発明の目的〉
本発明は上記問題点に鑑みて成されたものであり、大表
示容量あるいは一方が100柑以上の抵抗電極2持つ薄
膜ELパネルをエージング処理する際に、電極抵抗の影
響を小さくし、全面全均一にエージングする方法を提供
するものである。
示容量あるいは一方が100柑以上の抵抗電極2持つ薄
膜ELパネルをエージング処理する際に、電極抵抗の影
響を小さくし、全面全均一にエージングする方法を提供
するものである。
〈発明の構成〉
本発明による薄膜ELパネルのエージング方法は、互い
に直交する方向に複数本配列された、ITO等透明導電
膜及びAl等金属膜より成る2組の帯状電極部で構成さ
れるマトリックス電極間に誘電体層7介して層設された
EL発光層?基板上に搭載して成る薄膜ELパネルのエ
ージング処理方法に於いて、上記ITO等透明導電膜よ
り成る電極部はすべて短絡し、同一信号ン印加すると共
(C1上記Al 等金属膜より成る電極部は複数部分に
分割短絡し、それぞれ異なった信号夕印加することt%
徴とするものである。
に直交する方向に複数本配列された、ITO等透明導電
膜及びAl等金属膜より成る2組の帯状電極部で構成さ
れるマトリックス電極間に誘電体層7介して層設された
EL発光層?基板上に搭載して成る薄膜ELパネルのエ
ージング処理方法に於いて、上記ITO等透明導電膜よ
り成る電極部はすべて短絡し、同一信号ン印加すると共
(C1上記Al 等金属膜より成る電極部は複数部分に
分割短絡し、それぞれ異なった信号夕印加することt%
徴とするものである。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する0
第1実施例
第1の実施例は、背面電極側(低抵抗電極側)の一方に
引き出された電極群(XA群とする)と、他方に引き出
された電極群(XB群とする)に、位相をずらした波形
を印加する。これにより、同時に発光する絵素を1/2
に減らして透明電極に流れる電流乞半減させ、電極抵抗
の影響2小さくするものである。
引き出された電極群(XA群とする)と、他方に引き出
された電極群(XB群とする)に、位相をずらした波形
を印加する。これにより、同時に発光する絵素を1/2
に減らして透明電極に流れる電流乞半減させ、電極抵抗
の影響2小さくするものである。
本実施例に於ける駆動結線図を第1図illに示す。
透明電極yiは、すべて共通電極Yに接続されている。
Al電極xiは、奇数ラインが共通電極XAに、偶数ラ
インがXBtic接続されている。
インがXBtic接続されている。
この共通電極のそれぞれに第1図(2)に示すパル瞬時
電流はほぼ半減する。
電流はほぼ半減する。
この駆動による等価回路を第2図に示す。
従って、この駆動方法により、Al電極側のライン数が
従来の2倍の表示容量のパネルまで、電極抵抗の影響の
少ないエージング処理が可能となる0 第2実施例 第2の実施例は、背面電極側(低抵抗電極側)の一方に
引き出された電極群(XA群)と、他方に引き出された
電極群(XB群)に、逆極性の波形を印加する。これに
より、隣り合う金属電極間の絵素が逆方向の極性に同時
に引っ張られるので、透明電極には殆ど電流が流れず、
したがって、抵抗の影響は殆ど無い。
従来の2倍の表示容量のパネルまで、電極抵抗の影響の
少ないエージング処理が可能となる0 第2実施例 第2の実施例は、背面電極側(低抵抗電極側)の一方に
引き出された電極群(XA群)と、他方に引き出された
電極群(XB群)に、逆極性の波形を印加する。これに
より、隣り合う金属電極間の絵素が逆方向の極性に同時
に引っ張られるので、透明電極には殆ど電流が流れず、
したがって、抵抗の影響は殆ど無い。
第1実施例と同じ結線図で、共通電極には第3図に示す
パルスを印加する。
パルスを印加する。
この駆動方法によれば、発光時期は全面同時であるが、
Al 電極奇数ライン上の絵素と偶数ライン上の絵素で
は印加電圧の極性が逆になるので、発光電流はAl電極
上を流れるが、透明電極上は一部しか流れず、透明電極
端子部の電流はほとんどOEなる。
Al 電極奇数ライン上の絵素と偶数ライン上の絵素で
は印加電圧の極性が逆になるので、発光電流はAl電極
上を流れるが、透明電極上は一部しか流れず、透明電極
端子部の電流はほとんどOEなる。
この駆動による等価回路暑第4図に示す。図に於いて、
r貴R/n(n:絵素数)である。
r貴R/n(n:絵素数)である。
従って、この駆動方法により、透明電極の電極抵抗の影
響はほとんどなくなるので、エージング時の表示容量の
制限がなくなる。
響はほとんどなくなるので、エージング時の表示容量の
制限がなくなる。
〈発明の効果〉
以上の説明で明らかなように、本発明のエージング方法
によれば、大表示容量のパネルのエージングにおいて、
電極抵抗の影響による駆動分布や波形なまりの少ない、
あるいはほとんどない処理が可能になり、エージング効
率が改善される。今後、薄膜ELパネルは大表示容量を
目指す方向にあり、その場合のエージング方法として有
効な手段となる。
によれば、大表示容量のパネルのエージングにおいて、
電極抵抗の影響による駆動分布や波形なまりの少ない、
あるいはほとんどない処理が可能になり、エージング効
率が改善される。今後、薄膜ELパネルは大表示容量を
目指す方向にあり、その場合のエージング方法として有
効な手段となる。
第1図fl+は本発明に係るエージング方法の電極結線
図、第1図(2)は本発明の第1の実施例の駆動波形図
、第2図は同第2の実施例の等価回路図、第3図は本発
明の第2の実施例の駆動波形図、第4図は同第2の実施
例の等価回路図、第5図はドツトマトリックス電極構造
7有する薄膜ELパネルの構造を示す斜視図、第6図は
従来のエージング駆動時の電極結線図、第7図は従来の
エージング駆動時の等価回路図、第8図は透明電極上の
駆動波形のなまり?示す図である。 符号の説明 lニガラス基板、2:前面透明電極、3コ誘電物質層、
4:EL発光層、5:誘電物質層、6:背面金属電極。 代理人 弁理士 福 士 愛 彦 C他2名)路 > < Φ×
× 第3図 第す図
図、第1図(2)は本発明の第1の実施例の駆動波形図
、第2図は同第2の実施例の等価回路図、第3図は本発
明の第2の実施例の駆動波形図、第4図は同第2の実施
例の等価回路図、第5図はドツトマトリックス電極構造
7有する薄膜ELパネルの構造を示す斜視図、第6図は
従来のエージング駆動時の電極結線図、第7図は従来の
エージング駆動時の等価回路図、第8図は透明電極上の
駆動波形のなまり?示す図である。 符号の説明 lニガラス基板、2:前面透明電極、3コ誘電物質層、
4:EL発光層、5:誘電物質層、6:背面金属電極。 代理人 弁理士 福 士 愛 彦 C他2名)路 > < Φ×
× 第3図 第す図
Claims (1)
- 1.互いに直交する方向に複数本配列された、ITO
等透明導電膜及びAl等金属膜より成る2組の帯状電極
部で構成されるマトリックス電極間に誘電体層を介して
層設されたEL発光層を基板上に搭載して成る薄膜EL
パネルのエージング処理方法に於いて、 上記ITO等透明導電膜より成る電極部はすべて短絡し
、同一信号を印加すると共に、上記Al等金属膜より成
る電極部は複数部分に分割短絡し、それぞれ異なった信
号を印加することを特徴とする、薄膜ELパネルのエー
ジング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60003898A JPS61161693A (ja) | 1985-01-10 | 1985-01-10 | 薄膜elパネルのエ−ジング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60003898A JPS61161693A (ja) | 1985-01-10 | 1985-01-10 | 薄膜elパネルのエ−ジング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61161693A true JPS61161693A (ja) | 1986-07-22 |
JPS6319072B2 JPS6319072B2 (ja) | 1988-04-21 |
Family
ID=11570002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60003898A Granted JPS61161693A (ja) | 1985-01-10 | 1985-01-10 | 薄膜elパネルのエ−ジング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61161693A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6388786A (ja) * | 1986-10-01 | 1988-04-19 | シャープ株式会社 | 薄膜elパネルのエ−ジング方法 |
-
1985
- 1985-01-10 JP JP60003898A patent/JPS61161693A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6388786A (ja) * | 1986-10-01 | 1988-04-19 | シャープ株式会社 | 薄膜elパネルのエ−ジング方法 |
JPH0532876B2 (ja) * | 1986-10-01 | 1993-05-18 | Sharp Kk |
Also Published As
Publication number | Publication date |
---|---|
JPS6319072B2 (ja) | 1988-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001343666A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2003197380A (ja) | 有機elデバイスのパネルとその製造方法 | |
US5377029A (en) | Plasma addressed liquid crystal display | |
JPS61267799A (ja) | 表示装置 | |
JP3036057B2 (ja) | プラズマディスプレイ | |
JPH06310275A (ja) | El素子及びelパネル | |
JPS61161693A (ja) | 薄膜elパネルのエ−ジング方法 | |
CN1152359C (zh) | Ac型等离子体显示板 | |
JP2755877B2 (ja) | 薄膜エレクトロ・ルミネッセンス素子の電極構造 | |
JPS6388786A (ja) | 薄膜elパネルのエ−ジング方法 | |
JPH0460316B2 (ja) | ||
JPS6337456B2 (ja) | ||
JP3220533B2 (ja) | 直流型気体放電表示装置 | |
JPS61238083A (ja) | 薄膜elパネルの電極構造 | |
JPH04245294A (ja) | Elパネルのエージング方法 | |
JPH05314911A (ja) | プラズマディスプレイパネル | |
JP4281170B2 (ja) | 表示装置 | |
JPH02230689A (ja) | 表示素子の製造方法 | |
JPH02126589A (ja) | 薄膜elパネル | |
JPS62176096A (ja) | El表示パネル | |
JPS58189613A (ja) | 液晶表示素子 | |
JPS5919992A (ja) | 表示パネル | |
JPS5923344Y2 (ja) | ガス放電表示板 | |
JPH06308910A (ja) | El素子 | |
JPS59119379A (ja) | 薄型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |