JPS61160992A - Printed wiring board - Google Patents
Printed wiring boardInfo
- Publication number
- JPS61160992A JPS61160992A JP235185A JP235185A JPS61160992A JP S61160992 A JPS61160992 A JP S61160992A JP 235185 A JP235185 A JP 235185A JP 235185 A JP235185 A JP 235185A JP S61160992 A JPS61160992 A JP S61160992A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- flat package
- groove
- package terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣフラットパッケージ端子の位置ずれを防ぐ
ことのできる印刷配線基板に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a printed wiring board capable of preventing displacement of IC flat package terminals.
従来の技術
近年の印刷配線基板本体へのＩＣフラットパッケージ端
子の実装工法は、印刷配線基板本体上に描かれたパター
ンの上にＩＣ７ラツトパツケージ端子を載せて半田付け
する方法が採られている。BACKGROUND OF THE INVENTION In recent years, the method of mounting IC flat package terminals onto a printed wiring board main body is to place an IC7 flat package terminal on a pattern drawn on the printed wiring board main body and solder it.
第４図に基づいてその一例を説明すると、先ず印刷配線
基板本体（１）に電気的接続用のメッキを施し、銅箔パ
ターン（２）を形成する。次にこの銅箔パターン（２）
の上にＩＣ７ラツトパツケージ端子（３）を載せ、半田
によって固定する。これによりＩＣ７ラツトパツケージ
端子（３）の実装が完了する。An example will be explained based on FIG. 4. First, a printed wiring board body (1) is plated for electrical connection, and a copper foil pattern (2) is formed. Next, this copper foil pattern (2)
Place the IC7 rat package terminal (3) on top and secure it with solder. This completes the mounting of the IC7 rat package terminal (3).
発明が解決しようとする問題点
しかしながら、上記従来の印刷配線基板によると、銅箔
パターン（２１Ｋ ＩＣフラットパッケージ端子（３）
が単に半田によって固定されているため、第５図に示す
ように、ＩＣフラットパッケージ端子（３）が装着時あ
るいは装着後の微小振動、衝撃等によって位置ずれを起
こすことがあった。したがって、半田付性が悪化し、隣
接パターン（２）とのショート、ＩＣフラットパッケー
ジ端子（３）とパターン（２）との接触不良等が起きる
ことがあった。Problems to be Solved by the Invention However, according to the above conventional printed wiring board, the copper foil pattern (21K IC flat package terminal (3)
Since the IC flat package terminals (3) are simply fixed by solder, as shown in FIG. 5, the IC flat package terminals (3) may become misaligned due to minute vibrations, shocks, etc. during or after mounting. Therefore, solderability deteriorates, and short circuits with adjacent patterns (2), poor contact between IC flat package terminals (3) and patterns (2), etc. may occur.
本発明はこのような問題を解決し、確実にＩＣフラット
パッケージ端子の位置ずれを防ぐことのできる印刷配線
基板を提供することを目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a printed wiring board that can solve these problems and reliably prevent displacement of IC flat package terminals.
問題を解決するための手段
上記問題を解決するため、本発明の印刷車線基板は、基
板本体にＩＣフラットパッケージ端子位置決め用の溝を
設け、この溝の内面にＩＣフラットパッケージ端子を装
着する構成とした。Means for Solving the Problems In order to solve the above problems, the printed lane board of the present invention has a structure in which a groove for positioning the IC flat package terminal is provided in the board body, and the IC flat package terminal is mounted on the inner surface of this groove. did.
作用
本発明はこのような構成によってＩＣフラットパッケー
ジ端子の位置決めおよび固定を可能とするので、ＩＣフ
ラットパッケージ端子と溝との完全な装着および良好な
半田付性が得られ、大幅な信頼性、品質の向上を可能に
することができる。Function The present invention enables the positioning and fixing of IC flat package terminals with such a configuration, so that perfect attachment of IC flat package terminals to grooves and good solderability can be achieved, greatly improving reliability and quality. can enable improvements in
実施例
以下本発明の一実施例を第１図〜第３図に基づいて説明
する。EXAMPLE An example of the present invention will be described below with reference to FIGS. 1 to 3.
第１図は印刷配線基板本体上にＩＣフラットパッケージ
端子が裏装された伏線を示す平面図であシ、第２図、第
３図はＩＣフラットパッケージ端子部の断面斜視図であ
る。各図において、（４）は印刷配線基板本体、（５）
はこの印刷配線基板本体（４）に設けられたＩＣ７ラツ
トパツケージ端子位置決め用の溝（第２図はＶカット溝
、第３図は平カット溝を一例として示す）、（６）はこ
の溝（５）の内面に施された電気的接続用メッキすなわ
ち銅箔パターン、（７）はこの銅箔パターン（６）が形
成された溝（５）の内面に装着されたＩＣ７ラツトパツ
ケージ端子、（８）はＩＣフラットバッグージ富脂部で
ある。FIG. 1 is a plan view showing foreshadowing of IC flat package terminals lined on the printed wiring board main body, and FIGS. 2 and 3 are cross-sectional perspective views of the IC flat package terminal portion. In each figure, (4) is the printed wiring board body, (5)
(6) is a groove for positioning the IC7 rat package terminal (Figure 2 shows a V-cut groove, and Figure 3 shows a flat-cut groove as an example) provided in this printed wiring board main body (4). 5) is an electrical connection plating, i.e., a copper foil pattern applied to the inner surface of the IC7 rat package terminal mounted on the inner surface of the groove (5) in which the copper foil pattern (6) is formed; ) is the IC flat baggage fat-rich part.
次に、このような構成の印刷配線基板の製作手順につい
て説明する。Next, a procedure for manufacturing a printed wiring board having such a configuration will be explained.
先ず、一般に行う印刷配線基板本体（４）の穴開・け工
程時に、外形加工としてＩＣフラットパッケージ端子（
７）の装着予定箇所に溝（５）ｔ−設ける（彫る）。First, during the general drilling and drilling process of the printed wiring board body (4), an IC flat package terminal (
7) Create (carve) a groove (5) at the intended installation location.
溝（５）を彫る方法は、現在フライス盤等の自動制御装
置を用いて位置決めを行い、印刷配線基板本体（４）上
に自動加工で彫ることが可能である。次に、前記溝（５
）に化学メッキを施す。必要に応じて化学メッキと電気
メッキの両方を行ってもよい。一般的にメッキ液は硫酸
銅やピロリン酸銅等が用いられておシ、印刷配線基板本
体（４）のスｐホーＶメッキ工程と同時に当該溝（５）
部のメッキ処理を行い、印刷配線基板エツチング工程（
印刷配線基板本体上の不要な銅箔部を取シ除く工程）で
ＩＣフラットパッケージ端子（７）と接続する部分にの
み銅箔パターン（６）を形成する。そして、この銅箔パ
ターン（６）が形成された溝（５）の内面にＩＣフラッ
トバック、−ジ端子（７）を嵌め半田付けを行うことに
よｆｉ、ＩＣフラットパッケージ端子（７）の位置ずれ
をＪｉｉ突に防ぐことができるようになる。Currently, the groove (5) can be carved on the printed wiring board body (4) by automatic processing by positioning using an automatic control device such as a milling machine. Next, the groove (5
) is chemically plated. Both chemical plating and electroplating may be performed as necessary. Generally, copper sulfate, copper pyrophosphate, etc. are used as the plating solution.
The printed wiring board etching process (
In the step of removing unnecessary copper foil portions on the printed wiring board main body), a copper foil pattern (6) is formed only in the portion to be connected to the IC flat package terminal (7). Then, by fitting and soldering the IC flat back terminal (7) into the inner surface of the groove (5) in which the copper foil pattern (6) is formed, the position of the IC flat package terminal (7) is determined. This makes it possible to completely prevent misalignment.
発明の効果 以上本発明によれば、次の効果を得ることができる。Effect of the invention According to the present invention, the following effects can be obtained.
（１） ＩＣフラットパッケージ端子の位置ずれを確
実に防ぐことができるので、従来のものく比べて隣接端
子間の絶縁の確保およびＩＣフラットパッケージ端子と
当該溝との半田付性を大幅に向上することが可能とな、
り 、ＩＣフラットパッケージ端子実装の信頼性が大幅
に向上する。(1) Since it is possible to reliably prevent the IC flat package terminal from shifting, it greatly improves the insulation between adjacent terminals and the solderability between the IC flat package terminal and the groove, compared to conventional products. It is possible that
This greatly improves the reliability of IC flat package terminal mounting.
（２） 基板本体に溝を設ける場合、基板本体の穴開
は工程時に同時に行うことができるので、製造工数を増
やさなくて済む。(2) When grooves are provided in the substrate body, the holes in the substrate body can be made at the same time during the manufacturing process, so there is no need to increase the number of manufacturing steps.
第１図〜第３図は本発明の一実施例を示し、第１図は印
刷配線基板本体上にＩＣフラットパッケージ端子が実装
された状態を示す平面図、第２図、第３図はそれぞれ第
１図のＩＣフラットパッケージ端子部の拡大断面斜視図
、第４図、第５図は従来例を示し、第４図は正常実装状
態におけるＩＣフラットパッケージ端子部の拡大断面斜
視図、第５図は異常実装状縣（端子位置ずれ状態）にお
けるＩＣフラットパッケージ端子部の拡大断面斜視図で
ある。
（４）・・・印刷配線基板本体、（５）・・・溝、（７
）・・・ＩＣフラットパッケージ端子
代理人 森 本 義 弘
第１図
第２図 第３図
５溝 ５
第４図
第５図1 to 3 show an embodiment of the present invention, FIG. 1 is a plan view showing an IC flat package terminal mounted on a printed wiring board body, and FIGS. 2 and 3 are respectively FIG. 1 is an enlarged sectional perspective view of the IC flat package terminal section, FIGS. 4 and 5 show conventional examples, FIG. 4 is an enlarged sectional perspective view of the IC flat package terminal section in a normal mounting state, and FIG. 5 is an enlarged cross-sectional perspective view of the IC flat package terminal portion in an abnormally mounted state (terminal misalignment state). (4)...printed wiring board body, (5)...groove, (7
)... IC flat package terminal agent Yoshihiro Morimoto Figure 1 Figure 2 Figure 3 5 groove 5 Figure 4 Figure 5
Claims (2)
用の溝を設け、この溝の内面にＩＣフラツトパツケージ
端子を装着した印刷配線基板。1. A printed wiring board in which a groove for positioning IC flat package terminals is provided in the board body, and IC flat package terminals are mounted on the inner surface of this groove.
とを特徴とする特許請求の範囲第１項記載の印刷配線基
板。2. 2. The printed wiring board according to claim 1, wherein the inner surface of the groove is plated for electrical connection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP235185A JPS61160992A (en) | 1985-01-09 | 1985-01-09 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP235185A JPS61160992A (en) | 1985-01-09 | 1985-01-09 | Printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61160992A true JPS61160992A (en) | 1986-07-21 |
Family
ID=11526849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP235185A Pending JPS61160992A (en) | 1985-01-09 | 1985-01-09 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61160992A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62112178U (en) * | 1985-12-28 | 1987-07-17 | ||
| JPS6452274U (en) * | 1987-09-25 | 1989-03-31 | ||
| JPH01113385U (en) * | 1988-01-26 | 1989-07-31 | ||
| JPH06350235A (en) * | 1993-06-07 | 1994-12-22 | Nec Corp | Connection pad for surface mount printed wiring board |
| JPWO2011077487A1 (en) * | 2009-12-24 | 2013-05-02 | 三菱電機株式会社 | Electronic component equipment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109295A (en) * | 1983-11-18 | 1985-06-14 | 株式会社日立製作所 | Mounting substrate and mounting unit using same |
-
1985
- 1985-01-09 JP JP235185A patent/JPS61160992A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109295A (en) * | 1983-11-18 | 1985-06-14 | 株式会社日立製作所 | Mounting substrate and mounting unit using same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62112178U (en) * | 1985-12-28 | 1987-07-17 | ||
| JPS6452274U (en) * | 1987-09-25 | 1989-03-31 | ||
| JPH01113385U (en) * | 1988-01-26 | 1989-07-31 | ||
| JPH06350235A (en) * | 1993-06-07 | 1994-12-22 | Nec Corp | Connection pad for surface mount printed wiring board |
| JPWO2011077487A1 (en) * | 2009-12-24 | 2013-05-02 | 三菱電機株式会社 | Electronic component equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851614A (en) | Non-occluding mounting hole with solder pad for printed circuit boards | |
| US6849805B2 (en) | Printed wiring board and electronic apparatus | |
| US6548766B2 (en) | Printed wiring board for attachment to a socket connector, having recesses and conductive tabs | |
| US6512185B2 (en) | Printed-wiring board | |
| JPS61160992A (en) | Printed wiring board | |
| US4677530A (en) | Printed circuit board and electric circuit assembly | |
| JPH0227836B2 (en) | ||
| JPS63114299A (en) | Printed wiring board | |
| JP2700259B2 (en) | Method of forming solder layer having recess in printed wiring board | |
| JPS58220493A (en) | Circuit substrate | |
| JPS6141272Y2 (en) | ||
| JPS629755Y2 (en) | ||
| JPS58102597A (en) | Electronic circuit board | |
| JPH04243187A (en) | Printed circuit board | |
| JP2994346B1 (en) | Component mounting method | |
| JPS58111394A (en) | Electronic circuit board | |
| JPS58300Y2 (en) | printed board | |
| EP1135011A2 (en) | Printed-wiring board | |
| JPS5853890A (en) | Method of soldering electronic part | |
| JPS60218900A (en) | Printed circuit board | |
| JP2536911Y2 (en) | Component mounting structure of semiconductor substrate | |
| JPH0787221B2 (en) | Semiconductor mounting board | |
| JP2000294914A (en) | Semiconductor device and manufacture thereof | |
| JPS62243393A (en) | Printed board | |
| JPH0350889A (en) | Printed wiring board |