JP2000294914A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000294914A
JP2000294914A JP11099036A JP9903699A JP2000294914A JP 2000294914 A JP2000294914 A JP 2000294914A JP 11099036 A JP11099036 A JP 11099036A JP 9903699 A JP9903699 A JP 9903699A JP 2000294914 A JP2000294914 A JP 2000294914A
Authority
JP
Japan
Prior art keywords
component
wiring board
printed wiring
squeegee
stencil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11099036A
Other languages
Japanese (ja)
Inventor
Norio Imaoka
紀夫 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11099036A priority Critical patent/JP2000294914A/en
Publication of JP2000294914A publication Critical patent/JP2000294914A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can suppress deterioration of the quality of solder printing, even if mounting by a different system is executed on the same main face of a printing wiring board, and to provide a manufacture method thereof. SOLUTION: This manufacturing method of a semiconductor device is provided with a process for preparing a printed wiring board, where first to fourth SMD lands 3-6 connected by solder printing technology using a squeegee and a COB land connected with other connection systems are formed on a main face 1, the SMD lands are arranged in an almost straight line, and the COB land is not arranged on the straight line and a process for positioning and installing a stencil on the main face 1 of the printed wiring board, solder is supplied onto a stencil and at least on the SMD lands by the squeeze 7. As a result, deterioration of the quality of solder printing can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プリント配線板に
半導体部品を実装した半導体装置及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor component is mounted on a printed wiring board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図4(a)は、従来のプリント配線板の
一方の主面を示す平面図であり、図4(b)は、図4
(a)に示すプリント配線板にSMD(Surface Mount D
evice)を実装した状態を示す斜視図である。図5(a)
は、従来のプリント配線板の他方の主面を示す平面図で
あり、図5(b)は、図5(a)に示すプリント配線板
にCOB(Chip On Board)を実装した状態を示す斜視図
である。
2. Description of the Related Art FIG. 4A is a plan view showing one main surface of a conventional printed wiring board, and FIG.
The SMD (Surface Mount D) is attached to the printed wiring board shown in (a).
evice) is a perspective view showing a state where it is mounted. FIG. 5 (a)
5B is a plan view showing the other main surface of the conventional printed wiring board, and FIG. 5B is a perspective view showing a state where a COB (Chip On Board) is mounted on the printed wiring board shown in FIG. FIG.

【0003】まず、図4(a)に示す一方の主面101
を有し、図5(a)に示す他方の主面102を有するプ
リント配線板を準備する。プリント配線板の一方の主面
101には第1〜第8のSMDランド103〜110が
形成されている。また、プリント配線板の他方の主面1
02には第1〜第8のCOBランド131〜138が形
成されており、これらCOBランドの表面にはAu鍍金
が施されている。
First, one main surface 101 shown in FIG.
And a printed wiring board having the other main surface 102 shown in FIG. On one main surface 101 of the printed wiring board, first to eighth SMD lands 103 to 110 are formed. Also, the other main surface 1 of the printed wiring board
02 are formed with first to eighth COB lands 131 to 138, and the surfaces of these COB lands are plated with Au.

【0004】次に、図5(b)に示すように、プリント
配線板の他方の主面102上に第1〜第8のCOB14
1〜148を実装する。第1〜第8のCOBは、第1〜
第8のCOBランド131〜138の上にベア・チップ
を直接アセンブリし、チップ上を樹脂でオーバーコート
することにより実装されるものである。
Next, as shown in FIG. 5B, first to eighth COBs 14 are formed on the other main surface 102 of the printed wiring board.
1 to 148 are mounted. The first to eighth COBs are
A bare chip is directly assembled on the eighth COB lands 131 to 138, and the chip is mounted by overcoating the chip with a resin.

【0005】この後、はんだ印刷用のステンシル(図示
せず)を準備する。このステンシルには、第1〜第8の
SMDランド103〜110に対応する領域に貫通した
開口部が設けられている。次に、このステンシルを図4
(a)に示すプリント配線板の一方の主面101上に位
置合わせして載置する。
Thereafter, a stencil (not shown) for solder printing is prepared. The stencil is provided with openings penetrating regions corresponding to the first to eighth SMD lands 103 to 110. Next, this stencil is shown in FIG.
The printed wiring board shown in (a) is positioned and placed on one main surface 101 of the printed wiring board.

【0006】次に、このステンシル上にはんだをゴム製
のスキージ(図示せず)によって供給する。これによ
り、プリント配線板の主面101上にステンシルの開口
部を介してはんだが転写され、その結果、第1〜第8の
SMDランド103〜110の上にはんだが印刷され
る。
Next, solder is supplied onto the stencil by a rubber squeegee (not shown). Thus, the solder is transferred onto the main surface 101 of the printed wiring board through the opening of the stencil, and as a result, the solder is printed on the first to eighth SMD lands 103 to 110.

【0007】この後、第1〜第8のSMDランドそれぞ
れの上に第1〜第8のSMD121〜128を装着す
る。次に、このプリント配線板をリフローすることによ
り、図4(b)に示すように、プリント配線板の主面1
01上に第1〜第8のSMD121〜128が実装され
る。このようにして従来の半導体装置が製作される。
Thereafter, the first to eighth SMDs 121 to 128 are mounted on the first to eighth SMD lands, respectively. Next, by reflowing the printed wiring board, as shown in FIG.
The first to eighth SMDs 121 to 128 are mounted on the SMD 01. Thus, a conventional semiconductor device is manufactured.

【0008】[0008]

【発明が解決しようとする課題】従来の半導体装置で
は、上述したようにプリント配線板の一方の主面上には
SMDを実装し、他方の主面上にはCOB実装するよう
にしており、プリント配線板の同一主面上にSMDとC
OBの両方を実装することを避けていた。
In the conventional semiconductor device, as described above, the SMD is mounted on one main surface of the printed wiring board and the COB is mounted on the other main surface. SMD and C on the same main surface of the printed wiring board
We avoided implementing both OBs.

【0009】その理由は次の通りである。プリント配線
板の同一主面上にSMDとCOBを実装する場合、最初
にCOBを実装し、その後、SMDランドにはんだ印刷
を行い、リフローすることにより、SMDを実装するこ
とになる。このため、SMDランドにはんだ印刷を行う
際、プリント配線板の主面上にはCOBによる凸部が形
成されているので、この凸部を嵌め合わせるようにステ
ンシルにも凸部を設けている。このような凸部がある
と、ステンシル上にスキージを用いてはんだを供給する
時、ステンシル上の凸部によって該スキージが浮いてし
まう。このような状態ではんだを供給すると、COBの
周辺のSMDランド上にはんだが印刷されない。その結
果、SMDの実装不良が発生することとなる。このよう
な理由からプリント配線板の同一主面上にSMDとCO
Bの両方を実装することを避けていた。
The reason is as follows. When mounting an SMD and a COB on the same main surface of a printed wiring board, the SMD is mounted by first mounting the COB, then performing solder printing on the SMD land, and performing reflow. For this reason, when solder printing is performed on the SMD land, since a convex portion made of COB is formed on the main surface of the printed wiring board, a convex portion is also provided on the stencil so as to fit the convex portion. With such a convex portion, when the solder is supplied onto the stencil using a squeegee, the squeegee floats due to the convex portion on the stencil. When the solder is supplied in such a state, the solder is not printed on the SMD lands around the COB. As a result, a mounting failure of the SMD occurs. For this reason, SMD and CO are placed on the same main surface of the printed wiring board.
B had avoided implementing both.

【0010】一方、プリント配線板に実装される半導体
装置の高密度化の要求が高まっており、そのため、プリ
ント配線板の同一主面上にSMDとCOBのような異種
方式による実装を避けることができなくなりつつある。
このような要求から、異種方式による実装が不可避の場
合は、異種実装方式の間隔をなるべく大きくとることに
より、実装不良の発生を抑制することが考えられる。し
かし、このように間隔を大きくとると、高密度実装に対
する要求を十分に満足することができない。
On the other hand, there is an increasing demand for higher density of semiconductor devices mounted on a printed wiring board. For this reason, it is necessary to avoid mounting of different types such as SMD and COB on the same main surface of the printed wiring board. It is becoming impossible.
From such demands, when mounting by different types of mounting is inevitable, it is conceivable to suppress the occurrence of mounting defects by increasing the interval between the different types of mounting as much as possible. However, if the distance is set to be large as described above, the demand for high-density mounting cannot be sufficiently satisfied.

【0011】また、高密度実装に対する強い要求から、
プリント配線板の同一主面上に異種方式による実装を行
い、その間隔も大きくとることができない場合は、SM
D実装時のはんだ印刷工程の品質が悪くなり、はんだ付
け品質が低下し且つ不安定なものとなってしまう。その
結果、歩留まりが悪くなり、製造コストが増大すること
となる。
Also, due to the strong demand for high-density mounting,
If mounting is performed on the same main surface of the printed wiring board by a different method and the interval cannot be made large, SM
The quality of the solder printing process at the time of D mounting is deteriorated, and the soldering quality is lowered and becomes unstable. As a result, the yield is deteriorated, and the manufacturing cost is increased.

【0012】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、プリント配線板の同一主
面上に異種方式による実装を行う場合でもはんだ印刷の
品質低下を抑制できる半導体装置及びその製造方法を提
供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to suppress the deterioration in the quality of solder printing even when mounting is performed on the same main surface of a printed wiring board by a different method. A semiconductor device and a method for manufacturing the same are provided.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、プリント配線板の同一
主面上に、スキージを用いたはんだ印刷技術で接続され
る第1の部品とその他の接続方式で接続される第2の部
品とを実装した半導体装置であって、該プリント配線板
には、該第1の部品のみが略直線上に実装された第1仮
想領域と、該第1仮想領域の延長上とは異なる位置に該
第2の部品のみが実装された第2仮想領域と、が存在す
ることを特徴とする。また、上記第1の部品がSMDで
あり、上記第2の部品がCOB実装されたベアチップで
あることが好ましい。
In order to solve the above-mentioned problems, a semiconductor device according to the present invention is provided with a first component connected to the same main surface of a printed wiring board by a solder printing technique using a squeegee. A semiconductor device mounted with a second component connected by another connection method, wherein the printed wiring board includes a first virtual area in which only the first component is mounted on a substantially straight line; A second virtual area where only the second component is mounted is located at a position different from the extension of the first virtual area. Preferably, the first component is an SMD, and the second component is a bare chip mounted with COB.

【0014】本発明に係る半導体装置の製造方法は、ス
キージを用いたはんだ印刷技術で接続される第1の部品
用ランドとその他の接続方式で接続される第2の部品用
ランドが主面上に形成され、且つ、該第1の部品用ラン
ドが略直線上に配置され、その直線上には該第2の部品
用ランドが配置されていないプリント配線板を準備する
工程と、該プリント配線板の主面上にステンシルを位置
合わせして載置する工程と、該ステンシル上であって少
なくとも該第1の部品用ランドの上方にはんだをスキー
ジにより供給する工程と、を具備することを特徴とす
る。また、上記第2の部品は、上記ステンシルを位置合
わせして載置する工程において上記プリント配線板の主
面に対して該第2の部品による凸部が存在するような部
品であることが好ましい。
In the method of manufacturing a semiconductor device according to the present invention, a first component land connected by a solder printing technique using a squeegee and a second component land connected by another connection method are formed on a main surface. Preparing a printed wiring board, wherein the first component lands are arranged substantially on a straight line, and the second component lands are not arranged on the straight line; and Positioning a stencil on the main surface of the board and placing the stencil on the stencil and supplying solder over at least the first component land by a squeegee. And Further, it is preferable that the second component is a component in which a projection by the second component is present with respect to a main surface of the printed wiring board in the step of positioning and placing the stencil. .

【0015】上記半導体装置の製造方法では、第1の部
品用ランドをプリント配線板の主面上に略直線上に配置
し、その直線上には第2の部品用ランドを配置しない。
このように第1の部品用ランド形成領域と第2の部品用
ランド形成領域を分けることにより、第1の部品用ラン
ドにスキージを用いたはんだ印刷を行う際、全ての第1
の部品用ランド上に確実にはんだを印刷でき、はんだ印
刷の品質を向上させ、はんだ付け品質も向上させること
ができる。
In the method of manufacturing a semiconductor device, the first component lands are arranged substantially linearly on the main surface of the printed wiring board, and the second component lands are not arranged on the straight line.
By dividing the first component land formation region and the second component land formation region in this manner, when performing solder printing using a squeegee on the first component land, all the first land portions are formed.
Solder can be reliably printed on the component land, the quality of solder printing can be improved, and the quality of soldering can be improved.

【0016】上記半導体装置の製造方法において、上記
スキージには、該スキージにより上記ステンシル上には
んだを供給する際に、上記第2の部品用ランド上のステ
ンシルとの接触を避けるための凹部が形成されているこ
とも可能である。これにより、ステンシル上にはんだを
供給するためにスキージを移動させる際に、第2の部品
による凸部にスキージが接触するのを避けることがで
き、その結果、該凸部に影響を受けることなく第1の部
品用ランド上にはんだを印刷することができる。
In the method of manufacturing a semiconductor device, the squeegee has a recess for avoiding contact with the stencil on the second component land when solder is supplied onto the stencil by the squeegee. It is also possible that Thereby, when the squeegee is moved to supply the solder on the stencil, it is possible to prevent the squeegee from coming into contact with the protrusion by the second component, and as a result, without being affected by the protrusion. Solder can be printed on the first component land.

【0017】本発明に係る半導体装置は、プリント配線
板の同一主面上に、スキージを用いたはんだ印刷技術で
接続される第1の部品とその他の接続方式で接続される
第2の部品とを実装した半導体装置であって、該プリン
ト配線板に略直線上に実装された第1の部品と、該プリ
ント配線板の該略直線上以外の領域上に実装された第2
の部品と、を具備し、上記第1の部品は、該プリント配
線板の主面上にステンシルを位置合わせして載置し、該
ステンシル上であって少なくとも第1の部品用ランドの
上方にはんだをスキージによって供給することにより実
装されていることを特徴とする。
A semiconductor device according to the present invention comprises a first component connected by the solder printing technique using a squeegee and a second component connected by another connection method on the same main surface of the printed wiring board. A first component mounted substantially linearly on the printed wiring board, and a second component mounted on a region other than the substantially straight line of the printed wiring board.
Wherein the first component has a stencil aligned and mounted on the main surface of the printed wiring board, and is located on the stencil and at least above a land for the first component. It is characterized by being mounted by supplying solder with a squeegee.

【0018】[0018]

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0019】図1(a),(b)は、本発明の第1の実
施の形態による半導体装置の製造方法を説明する斜視図
である。
FIGS. 1A and 1B are perspective views illustrating a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【0020】まず、図1(a)に示すように、一方の主
面1にSMDとCOBの両方を実装するプリント配線板
を準備する。このプリント配線板の主面1には、第1〜
第4のSMDランド3〜6及び第1〜第4のCOBラン
ド(図示せず)が形成されている。第1〜第4のSMD
ランド3〜6はプリント配線板の主面1上において略直
線上に配置されており、その直線上にはCOBランドを
配置しない。第1〜第4のCOBランドは、該主面1上
において略直線上に配置されており、その直線上にはS
MDランドを配置しない。これらCOBランドの表面に
はAu鍍金が施されている。
First, as shown in FIG. 1A, a printed wiring board on which both SMD and COB are mounted on one main surface 1 is prepared. The main surface 1 of this printed wiring board has first to first
Fourth SMD lands 3 to 6 and first to fourth COB lands (not shown) are formed. First to fourth SMD
The lands 3 to 6 are arranged on a substantially straight line on the main surface 1 of the printed wiring board, and no COB lands are arranged on the straight line. The first to fourth COB lands are arranged on a substantially straight line on the main surface 1, and S
Do not place MD land. Au plating is applied to the surface of these COB lands.

【0021】次に、プリント配線板の主面1上に第1〜
第4のCOB21〜24を実装する。第1〜第4のCO
Bは、第1〜第4のCOBランドの上にベア・チップを
直接アセンブリし、チップ上を樹脂でオーバーコートす
ることにより実装されるものである。
Next, on the main surface 1 of the printed wiring board,
The fourth COBs 21 to 24 are mounted. First to fourth CO
B is mounted by directly assembling a bare chip on the first to fourth COB lands and overcoating the chip with a resin.

【0022】この後、はんだ印刷用ステンシル(図示せ
ず)を準備する。このステンシルには、第1〜第4のS
MDランド3〜6に対応する領域に貫通した開口部が設
けられている。次に、このステンシルを図1(a)に示
すプリント配線板の主面1上に位置合わせして載置す
る。
Thereafter, a stencil (not shown) for solder printing is prepared. The stencil includes first to fourth S
Openings are provided in areas corresponding to the MD lands 3 to 6. Next, the stencil is positioned and placed on the main surface 1 of the printed wiring board shown in FIG.

【0023】次に、このステンシル上にはんだ(図示せ
ず)を例えばゴム製のスキージ7によって供給する。即
ち、スキージ7をステンシル上でSMDランド3〜6側
からCOB21〜24側に動かした後、該スキージ7を
COB側からSMDランド側に動かすことにより、ステ
ンシルの全面上ではんだをのばす。つまり、スキージ7
をステンシル上でSMDランドの略直線配置に対して略
垂直方向に移動させる。これにより、プリント配線板の
主面1上にステンシルの開口部を介してはんだが転写さ
れ、その結果、第1〜第4のSMDランド3〜6の上に
はんだが印刷される。なお、スキージ7は少なくともス
テンシルの開口部上(SMDランド上)を該ステンシル
に接しながら移動させれば良い。従って、スキージ7が
SMDランド上を通過した後は、スキージ7を停止さ
せ、スキージ7を再びSMDランド上の逆方向に移動さ
せても良いし、スキージ7を上方に移動させてCOB上
ではステンシルに接しない状態で該スキージ7を移動さ
せても良い。
Next, solder (not shown) is supplied onto the stencil by, for example, a rubber squeegee 7. That is, after moving the squeegee 7 from the SMD lands 3 to 6 to the COBs 21 to 24 on the stencil, the squeegee 7 is moved from the COB to the SMD lands to spread the solder over the entire surface of the stencil. That is, squeegee 7
Is moved on the stencil in a direction substantially perpendicular to the substantially linear arrangement of the SMD lands. As a result, the solder is transferred onto the main surface 1 of the printed wiring board through the opening of the stencil, and as a result, the solder is printed on the first to fourth SMD lands 3 to 6. The squeegee 7 may be moved at least over the opening of the stencil (on the SMD land) while contacting the stencil. Therefore, after the squeegee 7 has passed over the SMD land, the squeegee 7 may be stopped and the squeegee 7 may be moved again in the opposite direction on the SMD land, or the squeegee 7 may be moved upward and the stencil may be moved on the COB. The squeegee 7 may be moved without contacting the squeegee.

【0024】この後、図1(b)に示すように、第1〜
第4のSMDランド3〜6それぞれの上に第1〜第4の
SMD13〜16を装着し、このプリント配線板をリフ
ローする。これにより、プリント配線板の主面1上に第
1〜第4のSMD13〜16が実装される。このように
して本実施の形態による半導体装置が製作される。
Thereafter, as shown in FIG.
The first to fourth SMDs 13 to 16 are mounted on the fourth SMD lands 3 to 6, respectively, and the printed wiring board is reflowed. Thereby, the first to fourth SMDs 13 to 16 are mounted on the main surface 1 of the printed wiring board. Thus, the semiconductor device according to the present embodiment is manufactured.

【0025】上記第1の実施の形態によれば、SMDラ
ンドをプリント配線板の主面1上に略直線上に配置し、
その直線上には異種実装方式のCOBランドを配置しな
い。このようにCOBランド形成領域とSMDランド形
成領域を分けることにより、SMDランド3〜6にスキ
ージ7を用いたはんだ印刷を行う際、全てのSMDラン
ド上に確実にはんだを印刷でき、はんだ印刷の品質を向
上させ、はんだ付け品質も向上させることができる。従
って、プリント配線板の同一主面上に異種方式による実
装を行う場合でも、SMDの実装不良の発生を抑制する
ことができる。
According to the first embodiment, the SMD lands are arranged substantially linearly on the main surface 1 of the printed wiring board.
No COB lands of different mounting types are arranged on the straight line. By separating the COB land formation region and the SMD land formation region in this manner, when performing the solder printing using the squeegee 7 on the SMD lands 3 to 6, the solder can be reliably printed on all the SMD lands, and the solder printing is performed. The quality can be improved, and the soldering quality can be improved. Therefore, even when mounting is performed by the different types on the same main surface of the printed wiring board, it is possible to suppress occurrence of mounting failure of the SMD.

【0026】図2は、本発明の第2の実施の形態による
半導体装置の製造方法を説明するための斜視図であり、
図1と同一部分には同一符号を付し、異なる部分につい
てのみ説明する。
FIG. 2 is a perspective view for explaining a method of manufacturing a semiconductor device according to a second embodiment of the present invention.
1 are given the same reference numerals, and only different portions will be described.

【0027】ステンシル上にはんだを供給する際に用い
るスキージ8には、ステンシルに接触する端面に切り欠
き8aが設けられている。この切り欠き8aは、はんだ
印刷時にCOB21〜24による突起部(凸部)にスキ
ージ8が接触しないようにするためのものである。
The squeegee 8 used to supply the solder onto the stencil has a notch 8a at the end face that contacts the stencil. The notch 8a is for preventing the squeegee 8 from coming into contact with the projections (projections) formed by the COBs 21 to 24 during solder printing.

【0028】つまり、ステンシル(図示せず)上をスキ
ージ8がSMDランド3〜6の略直線配置に対して略平
行方向に移動することにより、ステンシル上にはんだを
供給する。このとき、COB21〜24による凸部は切
り欠き8aによって避けられる。このため、スキージ8
は該凸部に接触することなく、ステンシル上を移動する
ことができる。これにより、該凸部に影響を受けること
なくSMDランド上にはんだを印刷することができる。
従って、第1の実施の形態と同様に、はんだ印刷の品質
を向上させ、はんだ付け品質も向上させることができ
る。これにより、プリント配線板の同一主面上に異種方
式による実装を行う場合でも、SMDの実装不良の発生
を抑制することができる。
That is, the squeegee 8 moves on a stencil (not shown) in a direction substantially parallel to the substantially linear arrangement of the SMD lands 3 to 6, thereby supplying the solder onto the stencil. At this time, the protrusions caused by the COBs 21 to 24 are avoided by the notches 8a. For this reason, squeegee 8
Can move on the stencil without contacting the projection. Thereby, the solder can be printed on the SMD land without being affected by the protrusion.
Therefore, similarly to the first embodiment, the quality of solder printing can be improved, and the quality of soldering can also be improved. Thus, even when mounting is performed on the same main surface of the printed wiring board by a different method, occurrence of mounting failure of the SMD can be suppressed.

【0029】図3は、図2に示すスキージの変形例を示
す斜視図である。このスキージ9には、ステンシルに接
触する端面に切り込み(スリット)9aが設けられてい
る。この切り込み9aは、はんだ印刷時にCOBによる
突起部にスキージ9が接触しないようにするためのもの
である。
FIG. 3 is a perspective view showing a modification of the squeegee shown in FIG. The squeegee 9 is provided with a notch (slit) 9a on an end face that comes into contact with the stencil. The cuts 9a are for preventing the squeegee 9 from contacting the protrusions of the COB during solder printing.

【0030】この変形例においても第2の実施の形態と
同様の効果を得ることができる。
In this modified example, the same effect as in the second embodiment can be obtained.

【0031】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
上記第1及び第2の実施の形態では、プリント配線板の
主面上にSMDを実装しているが、これに限定されず、
プリント配線板の主面上にSMD以外の部品であってス
キージを用いたはんだ印刷技術で接続される部品を実装
することも可能である。
The present invention is not limited to the above embodiment, but can be implemented with various modifications. For example,
In the first and second embodiments, the SMD is mounted on the main surface of the printed wiring board, but is not limited thereto.
It is also possible to mount a component other than the SMD and connected by a solder printing technique using a squeegee on the main surface of the printed wiring board.

【0032】また、上記実施の形態では、プリント配線
板の主面上にCOBを実装しているが、これに限定され
ず、スキージを用いたはんだ印刷を行う際にプリント配
線板上に存在する凸状の部品であれば他の部品を実装す
ることも可能である。
In the above-described embodiment, the COB is mounted on the main surface of the printed wiring board. However, the present invention is not limited to this, and is present on the printed wiring board when performing solder printing using a squeegee. Other components can be mounted as long as they are convex components.

【0033】また、上記第2の実施の形態では、スキー
ジ8に切り欠き8aを設けているが、この切り欠きの形
状は、スキージを用いたはんだ印刷を行う際にプリント
配線板上に存在する凸状の部品を避けることができる形
状であれば、適宜他の形状に変更することも可能であ
る。
In the second embodiment, the notch 8a is provided in the squeegee 8, but the shape of the notch exists on the printed wiring board when performing solder printing using the squeegee. Any other shape can be used as long as it can avoid the convex parts.

【0034】[0034]

【発明の効果】以上説明したように本発明によれば、ス
キージを用いたはんだ印刷技術で接続される第1の部品
用ランドとその他の接続方式で接続される第2の部品用
ランドが主面上に形成され、且つ、該第1の部品用ラン
ドが略直線上に配置され、その直線上には該第2の部品
用ランドが配置されていないプリント配線板を使用して
いる。したがって、プリント配線板の同一主面上に異種
方式による実装を行う場合でもはんだ印刷の品質低下を
抑制できる半導体装置及びその製造方法を提供すること
ができる。
As described above, according to the present invention, a first component land connected by a solder printing technique using a squeegee and a second component land connected by another connection method are mainly used. The printed wiring board is formed on a surface, and the first component lands are arranged on a substantially straight line, and the second component lands are not arranged on the straight line. Therefore, it is possible to provide a semiconductor device and a method for manufacturing the same, which can suppress a decrease in the quality of solder printing even when mounting is performed on the same main surface of the printed wiring board by a different method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a),(b)は、本発明の第1の実施の
形態による半導体装置の製造方法を説明する斜視図であ
る。
FIGS. 1A and 1B are perspective views illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態による半導体装置の
製造方法を説明するための斜視図である。
FIG. 2 is a perspective view illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】図2に示すスキージの変形例を示す斜視図であ
る。
FIG. 3 is a perspective view showing a modification of the squeegee shown in FIG. 2;

【図4】図4(a)は、従来のプリント配線板の一方の
主面を示す平面図であり、図4(b)は、図4(a)に
示すプリント配線板にSMDを実装した状態を示す斜視
図である。
FIG. 4 (a) is a plan view showing one main surface of a conventional printed wiring board, and FIG. 4 (b) shows an SMD mounted on the printed wiring board shown in FIG. 4 (a). It is a perspective view showing a state.

【図5】図5(a)は、従来のプリント配線板の他方の
主面を示す平面図であり、図5(b)は、図5(a)に
示すプリント配線板にCOBを実装した状態を示す斜視
図である。
FIG. 5A is a plan view showing the other main surface of a conventional printed wiring board, and FIG. 5B is a diagram in which a COB is mounted on the printed wiring board shown in FIG. 5A. It is a perspective view showing a state.

【符号の説明】[Explanation of symbols]

1 プリント配線板の一方の主面 3 第1のSM
Dランド 4 第2のSMDランド 5 第3のSM
Dランド 6 第4のSMDランド 7,8 スキー
ジ 8a 切り欠き 9 スキージ 9a 切り込み 13 第1のSM
D 14 第2のSMD 15 第3のS
MD 16 第4のSMD 21 第1のC
OB 22 第2のCOB 23 第3のC
OB 24 第4のCOB 101 プリント配線板の一方の主面 102 プリン
ト配線板の他方の主面 103〜110 第1〜第8のSMDランド 121〜128 第1〜第8のSMD 131〜138 第1〜第8のCOBランド 141〜148 第1〜第8のCOB
DESCRIPTION OF SYMBOLS 1 One main surface of a printed wiring board 3 First SM
D land 4 Second SMD land 5 Third SM
D land 6 Fourth SMD land 7,8 Squeegee 8a Notch 9 Squeegee 9a Notch 13 First SM
D 14 Second SMD 15 Third S
MD 16 Fourth SMD 21 First C
OB 22 Second COB 23 Third C
OB 24 Fourth COB 101 One main surface of printed wiring board 102 The other main surface of printed wiring board 103 to 110 First to eighth SMD lands 121 to 128 First to eighth SMD 131 to 138 First To eighth COB land 141 to 148 first to eighth COB land

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線板の同一主面上に、スキー
ジを用いたはんだ印刷技術で接続される第1の部品とそ
の他の接続方式で接続される第2の部品とを実装した半
導体装置であって、 該プリント配線板には、該第1の部品のみが略直線上に
実装された第1仮想領域と、該第1仮想領域の延長上と
は異なる位置に該第2の部品のみが実装された第2仮想
領域と、が存在することを特徴とする半導体装置。
A semiconductor device in which a first component connected by a solder printing technique using a squeegee and a second component connected by another connection method are mounted on the same main surface of a printed wiring board. The printed wiring board has a first virtual region in which only the first component is mounted on a substantially straight line, and only the second component in a position different from the extension of the first virtual region. And a second virtual area mounted on the semiconductor device.
【請求項2】 上記第1の部品がSMDであり、上記第
2の部品がCOB実装されたベアチップであることを特
徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said first component is an SMD, and said second component is a bare chip mounted with COB.
【請求項3】 スキージを用いたはんだ印刷技術で接続
される第1の部品用ランドとその他の接続方式で接続さ
れる第2の部品用ランドが主面上に形成され、且つ、該
第1の部品用ランドが略直線上に配置され、その直線上
には該第2の部品用ランドが配置されていないプリント
配線板を準備する工程と、 該プリント配線板の主面上にステンシルを位置合わせし
て載置する工程と、 該ステンシル上であって少なくとも該第1の部品用ラン
ドの上方にはんだをスキージにより供給する工程と、 を具備することを特徴とする半導体装置の製造方法。
3. A first component land connected by a solder printing technique using a squeegee and a second component land connected by another connection method are formed on a main surface, and the first component land is connected to the first component land by another connection method. Preparing a printed wiring board in which the component lands are arranged substantially on a straight line and the second component lands are not arranged on the straight line; and positioning a stencil on the main surface of the printed wiring board. A method of manufacturing a semiconductor device, comprising: a step of mounting together; and a step of supplying solder by a squeegee onto the stencil and above at least the first component land.
【請求項4】 上記第2の部品は、上記ステンシルを位
置合わせして載置する工程において上記プリント配線板
の主面に対して該第2の部品による凸部が存在するよう
な部品であることを特徴とする請求項3記載の半導体装
置の製造方法。
4. The second component is a component in which a projection of the second component is present with respect to a main surface of the printed wiring board in a step of positioning and placing the stencil. 4. The method for manufacturing a semiconductor device according to claim 3, wherein:
【請求項5】 上記スキージには、該スキージにより上
記ステンシル上にはんだを供給する際に、上記第2の部
品用ランド上のステンシルとの接触を避けるための凹部
が形成されていることを特徴とする請求項3又は4記載
の半導体装置の製造方法。
5. The squeegee is formed with a recess for avoiding contact with the stencil on the second component land when solder is supplied onto the stencil by the squeegee. The method for manufacturing a semiconductor device according to claim 3, wherein
【請求項6】 プリント配線板の同一主面上に、スキー
ジを用いたはんだ印刷技術で接続される第1の部品とそ
の他の接続方式で接続される第2の部品とを実装した半
導体装置であって、 該プリント配線板に略直線上に実装された第1の部品
と、 該プリント配線板の該略直線上以外の領域上に実装され
た第2の部品と、 を具備し、 上記第1の部品は、該プリント配線板の主面上にステン
シルを位置合わせして載置し、該ステンシル上であって
少なくとも第1の部品用ランドの上方にはんだをスキー
ジによって供給することにより実装されていることを特
徴とする半導体装置。
6. A semiconductor device having a first component connected by a solder printing technique using a squeegee and a second component connected by another connection method mounted on the same main surface of a printed wiring board. A first component mounted on the printed wiring board substantially on a straight line; and a second component mounted on an area other than the substantially straight line of the printed wiring board. The first component is mounted by positioning a stencil on the main surface of the printed wiring board and placing the solder on the stencil and above at least the first component land by a squeegee. A semiconductor device characterized in that:
JP11099036A 1999-04-06 1999-04-06 Semiconductor device and manufacture thereof Withdrawn JP2000294914A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11099036A JP2000294914A (en) 1999-04-06 1999-04-06 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11099036A JP2000294914A (en) 1999-04-06 1999-04-06 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000294914A true JP2000294914A (en) 2000-10-20

Family

ID=14236199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11099036A Withdrawn JP2000294914A (en) 1999-04-06 1999-04-06 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000294914A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694868B2 (en) * 2007-12-12 2010-04-13 Samsung Digital Imaging Co., Ltd. Method and apparatus for mounting at least two types of electronic components
CN106612592A (en) * 2015-10-27 2017-05-03 泰科电子(东莞)有限公司 Pre-plated tin molding system and pre-plated tin molding method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694868B2 (en) * 2007-12-12 2010-04-13 Samsung Digital Imaging Co., Ltd. Method and apparatus for mounting at least two types of electronic components
CN101460015B (en) * 2007-12-12 2013-04-24 三星电子株式会社 Method and apparatus for mounting at least two types of electronic components
CN106612592A (en) * 2015-10-27 2017-05-03 泰科电子(东莞)有限公司 Pre-plated tin molding system and pre-plated tin molding method
CN106612592B (en) * 2015-10-27 2019-02-22 泰科电子(东莞)有限公司 Pre-plating tin formation system and its method

Similar Documents

Publication Publication Date Title
US20020112348A1 (en) Component mounting method
US6333471B1 (en) Sheet metal component for double pattern conduction and printed circuit board
JP2000294914A (en) Semiconductor device and manufacture thereof
US20020040810A1 (en) Mounting electronic components
KR100345251B1 (en) Printed Circuit Board Pallet
KR100345252B1 (en) Printed Circuit Board Pallet
JPH04255291A (en) Printed wiring board
JPS61160992A (en) Printed wiring board
JPH0537146A (en) Wiring board
JPH09245859A (en) Connector connecting structure
JPH04291988A (en) Double-sided smt printed board structure and reflow-soldering method in double-sided smt printed board
JPH0227575Y2 (en)
JP2003115648A (en) Printed circuit board and method for forming test land of printed circuit board
JPH04243187A (en) Printed circuit board
JPH04267088A (en) Soldering method for connecting connector to printed board
JPH04217388A (en) Printed wiring board
JPH10313168A (en) Circuit board
JPH08102596A (en) Method for mounting surface-mounting parts
JPH05166557A (en) Connector
JPH06209159A (en) Formation of solder for semiconductor element mounting
JP2004023082A (en) Printed circuit board
JPH1146060A (en) Warpage-preventing method of printed wiring board
JPH09162530A (en) Board for dealing with flow soldering
JPS62243393A (en) Printed board
JPH07297502A (en) Printed wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606