JPS61152011A - 半導体装置の不純物拡散方法 - Google Patents
半導体装置の不純物拡散方法Info
- Publication number
- JPS61152011A JPS61152011A JP27306484A JP27306484A JPS61152011A JP S61152011 A JPS61152011 A JP S61152011A JP 27306484 A JP27306484 A JP 27306484A JP 27306484 A JP27306484 A JP 27306484A JP S61152011 A JPS61152011 A JP S61152011A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffusion
- diffusion layer
- silicon substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title abstract description 7
- 239000004065 semiconductor Substances 0.000 title description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010301 surface-oxidation reaction Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体装置の製造方法の改良に関するもので
あり、特に、半導体基板の表面平担化に関するものであ
る。
あり、特に、半導体基板の表面平担化に関するものであ
る。
（従来技術とその問題点）
従来の半導体装置の製造方法について、その一部を断面
図により第２図ａ ’＝ ｅに示す。
図により第２図ａ ’＝ ｅに示す。
１はＮ形あるいはＰ形シリコン基板であり、 １１はシ
リコン基板１の表面酸化膜、 １００．２００は不純物
拡散用におのおの表面酸化膜１１．１０１をホトエツチ
ングした拡散窓である。
リコン基板１の表面酸化膜、 １００．２００は不純物
拡散用におのおの表面酸化膜１１．１０１をホトエツチ
ングした拡散窓である。
第２図の工程を順に示す。まず、ａＫ示すように最初に
シリコン基板】を表面酸化し、シリコン′基板１の酸化
膜１】を形成する。次にｂに示すように第１の拡散用マ
スクによりホトエツチングを行い、第１の拡散窓１００
を形成する。そして、シリコン基板１とは反対導電型の
不純物をプリデポジットさせ、プリデポジット層５０を
形成する。
シリコン基板】を表面酸化し、シリコン′基板１の酸化
膜１】を形成する。次にｂに示すように第１の拡散用マ
スクによりホトエツチングを行い、第１の拡散窓１００
を形成する。そして、シリコン基板１とは反対導電型の
不純物をプリデポジットさせ、プリデポジット層５０を
形成する。
さらに、ｃＶｃ示すように酸化性雰囲気中でプリデポジ
ット層５０を拡散させ、拡散層５５を形成させるととも
に９表面酸化膜１０１を生せしめる。
ット層５０を拡散させ、拡散層５５を形成させるととも
に９表面酸化膜１０１を生せしめる。
次に、ｄＫ示すように第２の拡散マスクによりホトエツ
チングを行い、第２の拡散窓２００を形成し、シリコン
基板１と同一導電型の不純物をプリデポジットさせ拡散
層５５の内側にブリデポジット層６０を形成する。再び
、ｅに示すように酸化性雰囲気中で６０を拡散させ、拡
散層５５の内側に拡散層６６を形成するとともに表面酸
化膜２０１を生せしめる。
チングを行い、第２の拡散窓２００を形成し、シリコン
基板１と同一導電型の不純物をプリデポジットさせ拡散
層５５の内側にブリデポジット層６０を形成する。再び
、ｅに示すように酸化性雰囲気中で６０を拡散させ、拡
散層５５の内側に拡散層６６を形成するとともに表面酸
化膜２０１を生せしめる。
以上の一連の工程は、バイポーラ型デバイスの製造にお
いて、常に使われているものであるが。
いて、常に使われているものであるが。
ることである。
すなわち、従来の工程では拡散により酸化膜衣−ション
が発生する可能性があるという欠点があった。
が発生する可能性があるという欠点があった。
（目的）
本発明は、これらの欠点を除去するため忙シリコン基板
の表面酸化膜を平坦化することを特徴とし、その目的は
拡散層上を通る配線の断線等の不良を防止することにあ
る。
の表面酸化膜を平坦化することを特徴とし、その目的は
拡散層上を通る配線の断線等の不良を防止することにあ
る。
（実施例）
第１図は９本発明を第２図の一連の工程に適用したもの
の断面図である。第１図の図中の数字は。
の断面図である。第１図の図中の数字は。
第２図と同じものである。第１図は、第２図のｂとｃ、
ｄとｅの間に本発明による新たなエツチング工程を入れ
たものであり、その結果、第２図の６９ｇという酸化膜
の表面が平担となる効果を生み出している。
ｄとｅの間に本発明による新たなエツチング工程を入れ
たものであり、その結果、第２図の６９ｇという酸化膜
の表面が平担となる効果を生み出している。
第１図の工程を順に示すと、 ａ、 ｂは第１図のａ
、ｂと同じであるが、第１図のＣでは、第１回目の不純
物のブリデポジットの後に酸化膜１を全体にわたっであ
る厚さだけエツチングすることを行っている。そして９
次にｅでは第２図のＣと同じように拡散層５５を作ると
ともに、酸化膜１０１′を形成する。これにより、第１
図のｄでは、拡散層上の酸化膜１０１′とその周辺の酸
化膜１１の厚さが同じになる。
、ｂと同じであるが、第１図のＣでは、第１回目の不純
物のブリデポジットの後に酸化膜１を全体にわたっであ
る厚さだけエツチングすることを行っている。そして９
次にｅでは第２図のＣと同じように拡散層５５を作ると
ともに、酸化膜１０１′を形成する。これにより、第１
図のｄでは、拡散層上の酸化膜１０１′とその周辺の酸
化膜１１の厚さが同じになる。
これは、すなわち高濃度の不純物を含んだシリコンとそ
うでないシリコンの酸化膜の成長速度の違いを利用した
ものである。シリコン基板は、イントリンシックなもの
とＰ（リン）が１０２０ｃＷ＆−３程度含まれているも
のを比較すると、酸化膜の成長速度は後者が前者に比べ
２倍程度になることが実験的に知られている。また、Ｂ
（ボロン）の場合も同様に酸化膜の成長速度が増加する
ことがわかっている。
うでないシリコンの酸化膜の成長速度の違いを利用した
ものである。シリコン基板は、イントリンシックなもの
とＰ（リン）が１０２０ｃＷ＆−３程度含まれているも
のを比較すると、酸化膜の成長速度は後者が前者に比べ
２倍程度になることが実験的に知られている。また、Ｂ
（ボロン）の場合も同様に酸化膜の成長速度が増加する
ことがわかっている。
この酸化速度の増加を考慮して、不純物が拡散されてい
ないブリデポ層周囲の酸化膜を、拡散層形成時（第１図
、ｄ）に拡散層上の酸化膜厚と周辺の酸化膜厚が一致す
るよつ忙、第１図ｔ ｂｔ ｃのよう忙プリデポジッ
ト後、前もって周辺の酸化膜１１を全体にわたり所定の
厚さだけエツチングしておくことにより、第２図、ｄの
結果をもたらすことができる。
ないブリデポ層周囲の酸化膜を、拡散層形成時（第１図
、ｄ）に拡散層上の酸化膜厚と周辺の酸化膜厚が一致す
るよつ忙、第１図ｔ ｂｔ ｃのよう忙プリデポジッ
ト後、前もって周辺の酸化膜１１を全体にわたり所定の
厚さだけエツチングしておくことにより、第２図、ｄの
結果をもたらすことができる。
同様にして、第１図、ｅの後Ｋｂでも全体にわたり酸化
膜をエツチングしてｇのように平坦な酸化膜２０１のよ
うな結果を得る。
膜をエツチングしてｇのように平坦な酸化膜２０１のよ
うな結果を得る。
こうして９本発明により拡散層形成後もシリコン基板上
の表面酸化膜を平坦化することができる。
の表面酸化膜を平坦化することができる。
（効果）
以上説明したように２本発明によればシリコン基板の表
面平坦化が可能になるため、拡散層上を通る配線の断線
やエレクトロマイグレーションが減少し、配線不良を減
らすことができる。
面平坦化が可能になるため、拡散層上を通る配線の断線
やエレクトロマイグレーションが減少し、配線不良を減
らすことができる。
第１図は９本発明による半導体装置の製造方法を示す断
面図。第２図は、従来の方法によ塾生導体装置の製造方
法を示す断面図。 】：シリコン基板、１に酸化膜、５０，６０：プリデポ
層、５５．６６：拡散層、 １００．２００ ：酸化膜
に開けた拡散窓、 １０１．１０１： ２０１．２０１
’ ：拡散層上の酸化膜。 第１図 ｅ 第２図
面図。第２図は、従来の方法によ塾生導体装置の製造方
法を示す断面図。 】：シリコン基板、１に酸化膜、５０，６０：プリデポ
層、５５．６６：拡散層、 １００．２００ ：酸化膜
に開けた拡散窓、 １０１．１０１： ２０１．２０１
’ ：拡散層上の酸化膜。 第１図 ｅ 第２図
Claims (2)
- （１）シリコン基板中への不純物拡散において、拡散層
を形成するためのプリデポジット後の熱拡散の前に、拡
散マスクとなる酸化膜を全体にわたって少くとも１回以
上エッチングすることを特徴とする不純物拡散方法。 - （２）前記熱拡散前のエッチングにおいて、拡散マスク
となる酸化膜が残るように行い、熱拡散後、拡散層上の
酸化膜厚と、拡散マスクとなる酸化膜厚がほぼ等しくな
るようにした前記第１項記載の不純物拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27306484A JPS61152011A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の不純物拡散方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27306484A JPS61152011A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の不純物拡散方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61152011A true JPS61152011A (ja) | 1986-07-10 |
Family
ID=17522644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27306484A Pending JPS61152011A (ja) | 1984-12-26 | 1984-12-26 | 半導体装置の不純物拡散方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61152011A (ja) |
-
1984
- 1984-12-26 JP JP27306484A patent/JPS61152011A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3738880A (en) | Method of making a semiconductor device | |
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| GB1572768A (en) | Semiconductor devices | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US3759761A (en) | Washed emitter method for improving passivation of a transistor | |
| JPS61152011A (ja) | 半導体装置の不純物拡散方法 | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS5812340A (ja) | 半導体装置の製造方法 | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| US3713913A (en) | Method of producing diffused semiconductor components from silicon | |
| US3801383A (en) | Method for alignment of diffusion masks for semiconductors | |
| JPS6128231B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| US3477123A (en) | Masking technique for area reduction of planar transistors | |
| US4012763A (en) | Semiconductor device having insulator film with different prescribed thickness portions | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPS6134255B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPS5939041A (ja) | 半導体装置の製造方法 | |
| JPS5919373A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS61214567A (ja) | 半導体装置の製造方法 |