JPS61147301A - 動作状態切換制御回路 - Google Patents

動作状態切換制御回路

Info

Publication number
JPS61147301A
JPS61147301A JP26916884A JP26916884A JPS61147301A JP S61147301 A JPS61147301 A JP S61147301A JP 26916884 A JP26916884 A JP 26916884A JP 26916884 A JP26916884 A JP 26916884A JP S61147301 A JPS61147301 A JP S61147301A
Authority
JP
Japan
Prior art keywords
switch
operating state
driven
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26916884A
Other languages
English (en)
Other versions
JPH0436401B2 (ja
Inventor
Susumu Sueyoshi
末吉 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP26916884A priority Critical patent/JPS61147301A/ja
Publication of JPS61147301A publication Critical patent/JPS61147301A/ja
Publication of JPH0436401B2 publication Critical patent/JPH0436401B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、動作状態切換制御回路に関し、特に2つの動
作状態をとり得る被駆動手段の動作状態を切換え制御す
る制御回路に関する。
2つの動作状態をとり得る被駆動手段としては、例えば
、2入力を切り換えるプランジャースイッチがある。こ
のプランジャースイッチは一定期間印加されるパルスに
応答して動作状態が切り換わるように構成されているが
、パルスが印加されている期間内に切換え動作が完全に
終了し得ない場合がある。また、外部振動等により状1
1維持が不安定になって、動作状態が勝手に切り換わっ
てしまう場合もある。
[ 本発明は、上述した点に鑑みなされたもので、被駆動手
段の切換え動作を確実に行なうことができる動作状態切
換制御回路を提供することを目的とする。
本発明による動作状態切換制御回路は、第1及び第2の
2つの動作状態をとり得る被駆動手段を各々パルス駆動
されることにより第1及び第2の動作状態とする第1及
び第2の駆動手段と、第1及び第2の固定接点と抵抗を
介して電源ラインに接続された可動接点とを有し前記被
駆動手段が第1の動作状態にあるときには第1の固定接
点側に、前記被駆動手段が第2の動作状態にあるときに
は第2の固定接点側にそれぞれ切り換わるスイッチ手段
と、前記被駆動手段の切換え指令をなす指令手段と、前
記指令手段の作動時に高レベル、非作動時に低レベルの
制wJ電圧を発生し前記スイッチ手段の第1の固定接点
に印加するl/J Ill電圧発生手段と、前記mm電
圧発生手段の出力を反転して前記スイッチ手段の第2の
固定接点に印加する第1の反転手段と、前記スイッチ手
段の出力を反転する第2の反転手段と、前記IJtll
l電圧発生手段及び前記第2の反転手段の各出力を2入
力とする第1の論理和回路と、前記第1及び第2の反転
手段の各出力を2入力とする112の論理和回路とを備
え、前記第1及び第2の論理和回路の各出力に基づいて
前記第1及び第2の駆動手段がそれぞれ作動することを
特徴としている。
哀−IJL 以下、本発明の実施例を図に基づいて詳細に説明する。
第1図において、1は機器に供給される交流電源であり
、この交流電源1としては商用電源やトランス二次lI
′R源等がある。交流電源1からの交*m流は指令手段
としてのff1lスイツチ2を介して!1電流路3.4
に供給される。整流回路3.4としては、ダイオード等
よりなる様々な手段を使用できる。整流回路3.4の各
出力はコンデンサ5.6及び抵抗7,8からなる充放電
回路を介してインバータ9に供給される。コンデンサ5
.6は、各容量をそれぞれCs 、C@とすると、Cs
>06という関係にある。また、抵抗7.8は、電源ス
ィッチ2がオンの間、(A)点の電位が接地電位又は僅
かに負電位となるような抵抗比に設定されている。これ
ら整流回路3,4、充放電回路(5〜8)及びインバー
タ9により制aIi圧発生手段が構成され、インバータ
9の出力電圧が制御電圧となる。インバータ9の出力は
遅延回路10で遅延される。遅延回路10は第2図に示
す様な入出力特性を有する。すなわち、入力電圧INに
対し、その立上がり時には一定則1ffiT経過後立上
がり、立下がり時には即座に立下がる出力電圧QLIT
が得られるのである。
11はプランジャースイッチであり、被駆動手段となる
第1のスイッチ12と、この第1のスイッチ12と連動
する第2のスイッチ13と、これらスイッチ12.13
を駆動する第1及び第2の駆動手段としてのプランジャ
ー14.15とを有している。このプランジャースイッ
チ11は、例えば第3図に示す様に、対向する2個のプ
ランジャー14,15の間にスイッチの可動接片16が
配され、プランジャー14のコイル14aにパルス電流
を供給することにより図の右向き矢印の方向に可動接片
16が駆動されて接点a−C間を開接させ、またプラン
ジャー15のコイル15aにパルス電流を供給すること
により図の左向き矢印の方向に可動接片16が駆動され
て接点b−c間を閉接させる構成となっている。
なお、プランジャースイッチ11としては、第3図の構
成のものに限らず、2個の駆動電圧パルス或いは駆動電
流パルスによってスイッチの切換えを交互に行わんとす
る手段ならどの様なものでも良いことは勿論である。
再び第1図において、プランジャースイッチ11のスイ
ッチ13の固定接点aには遅延回路10の出力が印加さ
れ、固定接点すには遅延回路10の出力が第1の反転手
段であるインバータ17で反転されて印加される。共通
端子となる可動接点Cは抵抗18を介して正電源ライン
に接続されて正電位にプルアップされている。このスイ
ッチj3の出力は第2の反転手段であるインバータ19
で反転されて遅延回路20に供給される。この遅延回路
20も遅延回路10と同様に、第2図に示す様な入出力
特性を有している。遅延回路20の出力は2入力論理和
(OR)回路21.22の各一方の入力となる。OR回
路21.22はインバータ17.9の各出力をそれぞれ
他方の入力としている。OR回路21の出力端は一端が
電源ラインに接続されたプランジャーコイル15の他端
に、OR回路22の出力端は一端が電源ラインに接続さ
れたプランジャーコイル14の他端にそれぞれ接続され
ている。
なお、上記実施例では、指令手段としてit源スイッチ
2を用いたが、例えばACプラグをコンセントに着脱す
る等の動作も電源スィッチ2と同様の機能といえる。ま
た、1!源のオン・オフを司るスイッチに限定されるも
のではなく、被駆動手段としてのスイッチ12の切換え
指令をなす手段であれば良い。
次に、本発明によるIIJwJ回路の動作を、第5図の
タイミングチャートを参照しつつ説明する。
時刻TIで電源スィッチ2がオンすると、(A)点の電
位は第4図に示す様に接地電位又は僅かに負電位(接地
電位以下を以降”L″と記す)となるため、(B)点の
電位は正電位(以降“H#と記す)となる。(C)点の
電位は、遅延回路10の作用により立上がりが時fll
Taだけ遅延され、時刻T3にて立上がり、Hとなる。
(D)点には出力(C)の反転出力が得られ、その電位
は時刻T+にてH1時刻T3にてLとなる。ここで、ス
イッチ13の接点a−C間が閉接されていれば、(ε)
点には(C)点の電位がそのまま導出されるため、その
電位は時刻T+にてL1時刻TsにてHとなる。(F)
点には、(ε)点の反転出力が得られため、その電位は
時刻T+にてH1時刻T3にてLとなる。(G)点の電
位は遅延回路20の作用により立上がりが時filTb
だけ遅延され、時刻T2にて立上がり、Hとなり、立下
がりは遅延されないため時刻T3にてLとなる。ここで
、時刻T2を過ぎた段階において、OR回路21の2入
力(G)及び(D)が同時にLどなるため、その出力(
H)がLとなり、これによりプランジャー15が駆動さ
れることになる。
プランジャー15の作動により、スイッチ12゜13の
接点はa−C間閉接からb−c間閉接に移行し、時刻T
4にてその動作を完了する。ここで、(E)点の電位は
スイッチ12.13が切り換わる時刻T3からT4の間
、抵抗18の作用によりHレベルを保ち、時刻T4にて
スイッチ13のb−cHが閉接されることから(D)点
の電位レベルすなわちLどなる。これにより(F)点の
電位はHとなる。そして遅延回路20の作用により、出
力(F)の立上がりから時!!JTb経過後の時刻T1
にて(G)点の電位がHとなる。これによりOR回路2
1の出力(H)がHとなり、プランジャー15の駆動を
停止する0以上の動作中、OR回路22は入力(B)が
常にHであるため、その出力(1)はHのままであり、
プランジャー14の駆動は行なわれない。
以上の動作では、T1時点でスイッチ13の接点a−C
間が閉接されていたときの動作であるが、仮に接点b−
c間が閉接されていた場合の動作を第6図に示す、この
場合、(E)点には(D)点の電位が導出されるためそ
の電位は時刻T+  T3の間Hとなり、時刻T3にて
Lとなる。これにより、(F)点がHとなり、さらに遅
延回路20の作用により(G)点が時刻T9にてHとな
る。
OR回路21の出力(H)は時刻T2−Tsの間しとな
り、プランジャー15を駆動するが、スイッチ13は既
に接点b−c間が閉接された状態にあるため切り換わら
ない。
以上の動作により、1を源スイッチ2のオン時、スイッ
チ12.13を必ず接点b−clが閉接された状態とす
ることができるのである。また、スイッチ12.13が
接点b−c圓の閉接状態において、外部振動等によりそ
の閉接状態が解除された場合にも、’Rmスイッチ2の
オン時と同様の動作が繰り返されるので、常に接点b−
c間の閉接状態を維持できるのである。
次に電源スィッチ2のオフ時の動作について説明する。
時刻T6で電源スィッチ2がオフすると、(A)点がH
,(B)点がLとなり、更に(C)点が11(D)点が
Hとなる。スイッチ13は接点b−c問が閉接されてい
るので、(E)点はH,(F)点はし、更に(G)点も
しとなる。従って、(H)点はH,(1)点はしとなり
、これによりプランジャー14が駆動されるので、スイ
ッチ12.13は接点b−c間閉接状態から接点a−C
間閉接状態に移行し、時刻T7にて切換え動作を完了す
る。時刻T6〜T7の間(E)点は抵抗18の作用によ
りHに保たれ、時刻T7にてLとなる。これにより(F
)点はHとなり、遅延回路20で時間Tbだけ遅延され
ることにより、(G)点は時刻T8にてHとなる。この
時点でOR回路22の出力(1)がHとなるので、プラ
ンジャー14の駆動は停止する。
このように、本発明による制御回路においては、本来の
スイッチ12に運動する補助スイッチ13を設け、この
補助スイッチ13にてスイッチ12の切換え状態を常時
監視し、切換え動作が完了“するまで駆動パルスをプラ
ンジャー14.15に印加するようにしているので、ス
イッチ12の切換え動作を確実に行なうことができる。
なお、プランジャースイッチ11の場合、補助スイッチ
13を容易に得ることができるので、低コストにて実現
できるのである。
また、遅延回路20を用いることによって、スイッチ1
3の切換え動作時のチャタリング等を吸収できると共に
、プランジャー14.15が確実に動作するパルス幅を
得ることができる。
なお、遅延回路10は’RMスイッチ2のオン時の7ラ
ンジヤースイツチ11の動作に遅延時間をもたらすもの
であり、例えばスイッチ12を用いて機器の出力を外部
に導出するような場合、電源スィッチ2のオン後機器出
力が十分安定するまでスイッチ12の切換え動作を遅延
する等に有効である。この遅延回路10については、上
記の様な対策が不用の場合には削除しても良いことは勿
論である。
第7図に、本発明による制御回路の具体的回路例を示す
。図において、第1図と同等の機能を有する。ところに
は同一符号を付しである。また、機能手段が複数に亘る
ものについては、サフィックスを用いて示しである。ト
ランジスタ9−1.9−2はインバータ9に相当し、特
にトランジスタ9−2は抵抗10−L 10−2と共に
遅延回路10の特性を得るべく構成されている。また、
ダイオード20−1、抵抗2o−2及びコンデンサ20
−3により遅延回路20の特性を得ている。NOR回路
21−1及びトランジスタ21−2によりOR回路21
を、NOR回路22−1及びトランジスタ22−2によ
りOR回路22を構成している。
この回路構成によれば、例えば0MO8の40o1(2
入力NORゲートが4個入ったもの)を1個使用し、ト
ランジスタを4個使用することにより、第1図と同等の
効果を達成することができるのである。
本発明による制御回路は、例えばビデオエンハンサ−や
パーソナルコンピュータ、アンプ等様々な機器に適用で
きる。第8図に、例えばビデオエンハンサ−に適用した
場合の応用例を示す。これは、被駆動手段として複数個
のスイッチ12a〜12fを設け、機器の電源オフ時に
は外部入力信号を直接出力し、電源オン時には内部ビデ
オ回路23及び内部オーディオ回路241.24Rを介
して出力する例であり、一度に多くのスイッチを駆動で
きると共に、遅延回路10を用いれば電源投入時内部回
路23及び24L、24Rの動作が安定してから内部回
路23及び24m、24Rを様器の出力端に接続できる
ので、いわゆるポツプ音やビデオのあばれ等を防止でき
るのである。
なお、上記実施例では、スイッチを被駆動手段とし、こ
れをプランジャーで駆動するプランジャースイッチに適
用した場合について説明したが、これに限定されるもの
ではなく、例えば機械的な表示器等の2つの動作状態を
とり得るものを、パルス駆動される2つの駆動手段によ
って動作状態を切り換える構成のものであれば良い。
11悲U 以上説明したように、本発明による動作状態切換制御回
路によれば、被駆動手段に連動するスイッチを設け、こ
のスイッチにて被駆動手段の切換え状態を常時監視し、
切換え動作が完了するまで駆動するようにしているので
、被駆動手段の切換え動作を確実に行なうことができる
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は第1
図における遅延回路の入出力特性を示す波形図、第3図
は第1図におけるプランジャースイッチの構成例を示す
概略図、第4図は第1図における電源スィッチのオン・
オフ時の(A)点及び(J)点の電圧変化を示す波形図
、第5図及び第6図は第1図の回路動作を説明するため
の各部の波形図、第7因は第1図の具体的回路構成を示
す回路図、第8図は本発明の応用例を示す回路図である
。 主要部分の符号の説明 2・・・・・・電源スィッチ 9.17.19・・・・・・インバータ10.20・・
・・・・遅延回路 11・・・・・・プランジャースイッチ21.22・・
・・・・OR回路 L1図 見512] 嶌 ろ  図

Claims (4)

    【特許請求の範囲】
  1. (1)第1及び第2の2つの動作状態をとり得る被駆動
    手段の動作状態を切換え制御する制御回路であつて、各
    々パルス駆動されることにより前記被駆動手段を第1及
    び第2の動作状態とする第1及び第2の駆動手段と、第
    1及び第2の固定接点と抵抗を介して電源ラインに接続
    された可動接点とを有し前記被駆動手段が第1の動作状
    態にあるときには第1の固定接点側に、前記被駆動手段
    が第2の動作状態にあるときには第2の固定接点側にそ
    れぞれ切り換わるスイッチ手段と、前記被駆動手段の切
    換え指令をなす指令手段と、前記指令手段の作動時に高
    レベル、非作動時に低レベルの制御電圧を発生し前記ス
    イッチ手段の第1の固定接点に印加する制御電圧発生手
    段と、前記制御電圧発生手段の出力を反転して前記スイ
    ッチ手段の第2の固定接点に印加する第1の反転手段と
    、前記スイッチ手段の出力を反転する第2の反転手段と
    、前記制御電圧発生手段及び前記第2の反転手段の各出
    力を2入力とする第1の論理和回路と、前記第1及び第
    2の反転手段の各出力を2入力とする第2の論理和回路
    とを備え、前記第1及び第2の論理和回路の各出力に応
    じて前記第1及び第2の駆動手段がそれぞれ作動するこ
    とを特徴とする動作状態切換制御回路。
  2. (2)前記第2の反転手段は、所定遅延時間を有する遅
    延手段を含むことを特徴とする特許請求の範囲第1項記
    載の動作状態切換制御回路。
  3. (3)前記第1及び第2の駆動手段はプランジャーであ
    ることを特徴とする特許請求の範囲第1項記載の動作状
    態切換制御回路。
  4. (4)前記制御電圧発生手段は、制御電圧をその立上が
    り時のみ所定時間遅延して前記スイッチ手段の第1の固
    定接点及び前記第1の反転手段にそれぞれ供給する遅延
    手段を含むことを特徴とする特許請求の範囲第1項記載
    の動作状態切換制御回路。
JP26916884A 1984-12-20 1984-12-20 動作状態切換制御回路 Granted JPS61147301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26916884A JPS61147301A (ja) 1984-12-20 1984-12-20 動作状態切換制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26916884A JPS61147301A (ja) 1984-12-20 1984-12-20 動作状態切換制御回路

Publications (2)

Publication Number Publication Date
JPS61147301A true JPS61147301A (ja) 1986-07-05
JPH0436401B2 JPH0436401B2 (ja) 1992-06-16

Family

ID=17468625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26916884A Granted JPS61147301A (ja) 1984-12-20 1984-12-20 動作状態切換制御回路

Country Status (1)

Country Link
JP (1) JPS61147301A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113703U (ja) * 1988-01-28 1989-07-31

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113703U (ja) * 1988-01-28 1989-07-31

Also Published As

Publication number Publication date
JPH0436401B2 (ja) 1992-06-16

Similar Documents

Publication Publication Date Title
JP2541585B2 (ja) リセット信号発生回路
JP3702159B2 (ja) 半導体集積回路装置
JP4792636B2 (ja) 誘導性負荷駆動回路
JPS61147301A (ja) 動作状態切換制御回路
JPH11191727A (ja) パルス整形回路
JPH0954622A (ja) 単電源におけるパワートランジスタ駆動回路
US5250853A (en) Circuit configuration for generating a rest signal
JPH055408B2 (ja)
JPH08288811A (ja) プッシュプル駆動回路
KR960019371A (ko) 하이브리드 릴레이
JPH0698574A (ja) モータ駆動回路
JP2677918B2 (ja) パルス出力回路
JPS6321198Y2 (ja)
JPH0895653A (ja) バイアス源をスタンドバイに設定するための装置
JP3678006B2 (ja) インバータ装置
JP2003318725A (ja) レベルシフト回路
JPH0722261B2 (ja) Mos駆動回路
JPH0336610A (ja) 起動・停止回路付基準電圧発生装置
JP2747102B2 (ja) 1/2バイアスlcdコモン信号発生回路
JPH0589265A (ja) 積分回路
JP2564544Y2 (ja) モータ駆動回路
JPH0540592Y2 (ja)
JPS5914998Y2 (ja) タツチスイツチ装置
JP2000299990A (ja) パルス発生回路
JPH0851771A (ja) 突入電流制限回路付dc/dcコンバ−タ