JPS6114716B2 - - Google Patents
Info
- Publication number
- JPS6114716B2 JPS6114716B2 JP12118580A JP12118580A JPS6114716B2 JP S6114716 B2 JPS6114716 B2 JP S6114716B2 JP 12118580 A JP12118580 A JP 12118580A JP 12118580 A JP12118580 A JP 12118580A JP S6114716 B2 JPS6114716 B2 JP S6114716B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- horizontal synchronizing
- period
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
本発明は水平同期信号の位置検出方法に関し、
特に、テレビジヨンに用いられる水平同期信号の
１フイールドに含まれる水平同期期間の位置を正
確に検出する方法に関する。
特に、テレビジヨンに用いられる水平同期信号の
１フイールドに含まれる水平同期期間の位置を正
確に検出する方法に関する。
一般に、水平同期信号の１フイールドには、例
えば525個といつた、複数の水平同期パルスが含
まれており、その中の特定の水平同期パルスに
は、テレビ信号の等化等の信号処理に用いられる
特定の信号パターンが含まれている。例えば垂直
帰線区間試験信号VITSは第17番目の水平同期パ
ルスに重畳されている。この特定の信号パターン
を利用してテレビ信号に対して所望の処理を施こ
そうとする場合、水平同期信号内でその特定の信
号パターンが含まれている同期パルスの位置を正
確に検出することが要求される。
えば525個といつた、複数の水平同期パルスが含
まれており、その中の特定の水平同期パルスに
は、テレビ信号の等化等の信号処理に用いられる
特定の信号パターンが含まれている。例えば垂直
帰線区間試験信号VITSは第17番目の水平同期パ
ルスに重畳されている。この特定の信号パターン
を利用してテレビ信号に対して所望の処理を施こ
そうとする場合、水平同期信号内でその特定の信
号パターンが含まれている同期パルスの位置を正
確に検出することが要求される。
水平同期信号を積分することにより同期パルス
の位置は大まかに検出することが可能であるが信
号処理に要求される正確な位置の検出は不可能で
ある。
の位置は大まかに検出することが可能であるが信
号処理に要求される正確な位置の検出は不可能で
ある。
本発明の目的は水平同期信号に含まれる所望の
水平同期パルスの位置を、パターン識別でデイジ
タル的に処理することにより、正確に検出するこ
とにある。
水平同期パルスの位置を、パターン識別でデイジ
タル的に処理することにより、正確に検出するこ
とにある。
本発明において提案される方法の要旨は、水平
同期パルス列、等価パルス列および画像信号を含
むテレビジヨン信号から該画像信号を分離して該
水平同期パルス列と該等価パルス列とからなる分
離信号を得、該分離信号から該等価パルス列を除
去して該水平同期パルス列を得、該水平同期パル
ス列より高周波の信号の周波数に基づいて該水平
同期パルス列の各々のパルス期間をカウントして
各パルス期間内の所定のタイミングで第１、第２
および第３のパルスを順次発生させ、該第１のパ
ルスと該分離信号とから該テレビジヨン信号の第
１の特定区間を識別する第１の信号を得、該第２
のパルスと該分離信号とから該テレビジヨン信号
の第２の特定区間を識別する第２の信号を得、該
第２の信号と該第１のパルスとから該テレビジヨ
ン信号の第３の特定区間を識別する第３の信号を
得、該第１の信号と該第３の信号と該第３のパル
スとから１フイールド内の特定の１水平同期パル
ス期間内に１個の特定パルス期間識別パルスを発
生させ、該特定パルス期間識別パルスに応じて所
望の水平同期パルス期間のカウントを開始するこ
とを特徴とする水平同期信号位置検出方法であ
る。
同期パルス列、等価パルス列および画像信号を含
むテレビジヨン信号から該画像信号を分離して該
水平同期パルス列と該等価パルス列とからなる分
離信号を得、該分離信号から該等価パルス列を除
去して該水平同期パルス列を得、該水平同期パル
ス列より高周波の信号の周波数に基づいて該水平
同期パルス列の各々のパルス期間をカウントして
各パルス期間内の所定のタイミングで第１、第２
および第３のパルスを順次発生させ、該第１のパ
ルスと該分離信号とから該テレビジヨン信号の第
１の特定区間を識別する第１の信号を得、該第２
のパルスと該分離信号とから該テレビジヨン信号
の第２の特定区間を識別する第２の信号を得、該
第２の信号と該第１のパルスとから該テレビジヨ
ン信号の第３の特定区間を識別する第３の信号を
得、該第１の信号と該第３の信号と該第３のパル
スとから１フイールド内の特定の１水平同期パル
ス期間内に１個の特定パルス期間識別パルスを発
生させ、該特定パルス期間識別パルスに応じて所
望の水平同期パルス期間のカウントを開始するこ
とを特徴とする水平同期信号位置検出方法であ
る。
以下、添付の図面に基づいて本発明の実施例を
説明する。
説明する。
第１図は本発明により水平同期信号位置検出方
法を実施するための水平同期信号位置検出回路の
１実施例を示すブロツク回路図である。第２図は
第１図の回路の動作説明図である。
法を実施するための水平同期信号位置検出回路の
１実施例を示すブロツク回路図である。第２図は
第１図の回路の動作説明図である。
第１図および第２図において、第２図ａに示さ
れるテレビジヨン信号が第１図の回路の入力端子
１に入力される。テレビジヨン信号ａは本実施例
においては、画像信号と、１フイールドが525個
の水平同期パルスH1，H2，H3，…からなる水平
同期パルス列と、水平同期パルス内に挿入された
等化パルスE1，E2，E3，…を含んでいる。第２
図ａにおいて、水平同期パルスは電流平衡のため
にH1ないしH3とH4ないしH6とH8以降において互
いに反転されている。等価パルスE1ないしE9は
それぞれ水平同期パルス期間１Ｈ，２Ｈ，３Ｈ，
…９Ｈの中間に挿入されている。本実施例におい
ては、第17番目の水平同期パルス期間内に、垂直
帰線区間試験信号VITSが重畳されているものと
し、この17番目の水平同期パルスのパルス位置を
正確に検出することを目的とする。
れるテレビジヨン信号が第１図の回路の入力端子
１に入力される。テレビジヨン信号ａは本実施例
においては、画像信号と、１フイールドが525個
の水平同期パルスH1，H2，H3，…からなる水平
同期パルス列と、水平同期パルス内に挿入された
等化パルスE1，E2，E3，…を含んでいる。第２
図ａにおいて、水平同期パルスは電流平衡のため
にH1ないしH3とH4ないしH6とH8以降において互
いに反転されている。等価パルスE1ないしE9は
それぞれ水平同期パルス期間１Ｈ，２Ｈ，３Ｈ，
…９Ｈの中間に挿入されている。本実施例におい
ては、第17番目の水平同期パルス期間内に、垂直
帰線区間試験信号VITSが重畳されているものと
し、この17番目の水平同期パルスのパルス位置を
正確に検出することを目的とする。
入力端子１に接続されている同期分離回路２に
よつて、テレビジヨン信号から水平同期パルス列
と等化パルスのみが分離され、同期分離回路２の
出力に等化パルス列と水平同期パルス列を含む第
２図ｂに示される信号ｂが得られる。信号ｂは立
下りパルス発生回路３に入力され、信号ｂの立下
りに応じた第２図ｃに示されるパルス列ｃがその
出力に得られる。クロツク系のジツタ源となる等
化パルスの影響を除去するために、パルス列ｃの
立上りでトリガがかかる単安定マルチ回路４によ
つて、等化パルスE1，E2，E3，…に対応するパ
ルス列をインヒビツトする。すなわち、１水平同
期パルスの時間間隔を１Ｈとすると、単安定マル
チ回路４の時間間隔を3/4Ｈに設定し、パルス列
ｃの立上りによつてTTL論理で「０」レベルに
なり、この立上りから3/4Ｈの時間に「１」に立
上る第２図ｄに示されるパルス列ｄを、単安定マ
ルチ回路４の出力に得て、前記パルス列ｃを反転
させた信号と単安定マルチ回路４の出力に得られ
たパルス列ｄとをNAND回路５に入力することに
より、NAND回路５の出力には第２図ｅに示され
る等化パルスの影響が除去された水平同期パルス
列ｅのみが得られる。この水平同期パルス列ｅを
PLL回路６に入力することにより、PLL回路６の
出力には水平同期パルス列に同期した高周波が得
られる。本実施例においては、水平同期パルス列
の周波数が約15，743kHzであるのに対し、PLL
回路６の出力周波数はその512倍の8055.94kHzと
した。次いで、PLL回路６の出力周波数を１水平
同期パルスの時間間隔１Ｈでカウント終了する29
カウンタ７と、ｎ入力NAND回路８によつて、各
水平同期パルスの時間間隔内の所定位置に３本の
細いパルスを発生させる。すなわち、NAND回路
８は３つのNANDゲート８−１，８−２および８
−３を有しており、NANDゲート８−１の出力に
は第２図ｆに示される、水平同期パルスと等化パ
ルスの中間に位置する第１のパルスを得、NAND
ゲート８−２の出力には第２図ｇに示される、等
化パルスと次の水平同期パルスの中間に位置する
第２のパルスを得、NANDゲート８−３の出力に
は第２図ｈに示される、第２のパルスと上記の次
の水平同期パルスの中間に位置する第３のパルス
を得る。
よつて、テレビジヨン信号から水平同期パルス列
と等化パルスのみが分離され、同期分離回路２の
出力に等化パルス列と水平同期パルス列を含む第
２図ｂに示される信号ｂが得られる。信号ｂは立
下りパルス発生回路３に入力され、信号ｂの立下
りに応じた第２図ｃに示されるパルス列ｃがその
出力に得られる。クロツク系のジツタ源となる等
化パルスの影響を除去するために、パルス列ｃの
立上りでトリガがかかる単安定マルチ回路４によ
つて、等化パルスE1，E2，E3，…に対応するパ
ルス列をインヒビツトする。すなわち、１水平同
期パルスの時間間隔を１Ｈとすると、単安定マル
チ回路４の時間間隔を3/4Ｈに設定し、パルス列
ｃの立上りによつてTTL論理で「０」レベルに
なり、この立上りから3/4Ｈの時間に「１」に立
上る第２図ｄに示されるパルス列ｄを、単安定マ
ルチ回路４の出力に得て、前記パルス列ｃを反転
させた信号と単安定マルチ回路４の出力に得られ
たパルス列ｄとをNAND回路５に入力することに
より、NAND回路５の出力には第２図ｅに示され
る等化パルスの影響が除去された水平同期パルス
列ｅのみが得られる。この水平同期パルス列ｅを
PLL回路６に入力することにより、PLL回路６の
出力には水平同期パルス列に同期した高周波が得
られる。本実施例においては、水平同期パルス列
の周波数が約15，743kHzであるのに対し、PLL
回路６の出力周波数はその512倍の8055.94kHzと
した。次いで、PLL回路６の出力周波数を１水平
同期パルスの時間間隔１Ｈでカウント終了する29
カウンタ７と、ｎ入力NAND回路８によつて、各
水平同期パルスの時間間隔内の所定位置に３本の
細いパルスを発生させる。すなわち、NAND回路
８は３つのNANDゲート８−１，８−２および８
−３を有しており、NANDゲート８−１の出力に
は第２図ｆに示される、水平同期パルスと等化パ
ルスの中間に位置する第１のパルスを得、NAND
ゲート８−２の出力には第２図ｇに示される、等
化パルスと次の水平同期パルスの中間に位置する
第２のパルスを得、NANDゲート８−３の出力に
は第２図ｈに示される、第２のパルスと上記の次
の水平同期パルスの中間に位置する第３のパルス
を得る。
上記の第１のパルスをクロツク入力とし分離信
号ｂをＪ入力としてＪ−Ｋフリツプフロツプ１０
を駆動することにより第２図ｉに示される波形の
信号ｉが得られ、上記の第２のパルスをクロツク
入力とし分離信号ｂをＪ入力としてＪ−Ｋフリツ
プフロツプ１１を駆動することにより第２図ｊに
示される波形の信号ｊが得られる。信号ｉは水平
同期パルス期間１Ｈないし３Ｈの間は論理「１」
であり、第４の水平同期パルス期間４Ｈ内の第１
のパルスｆに対応して論理「０」となり、第７の
水平同期パルス期間７Ｈ内の第１のパルスｆに対
応してそれ以降の期間で論理「１」である。信号
ｊは期間１Ｈないし３Ｈの間は論理「１」であ
り、期間４Ｈ内の第２のパルスｇに対応して論理
「０」となり、期間７Ｈ内の第２のパルスｇに対
応してそれ以降の期間で論理「１」である。な
お、Ｊ−Ｋフリツプフロツプ１０，１１のＫ入力
には、信号ｂをインバータゲート９によつて反転
した信号が印加されている。次いで、第１のパル
スｆをクロツク入力とし、フリツプフロツプ１１
の出力信号ｊをＪ入力とし、フリツプフロツプ１
１の反転出力信号をＫ入力として、Ｊ−Ｋフリツ
プフロツプ１２を駆動することにより、その反転
出力に第２図ｋに示される信号ｋが得られる。信
号ｋは期間１Ｈないし３Ｈでは論理「０」であ
り、期間４Ｈ内の第１のパルスｆに対応して論理
「１」になり、期間７Ｈ内の第１のパルスｆに対
応して再びそれ以降の期間で論理「０」である。
号ｂをＪ入力としてＪ−Ｋフリツプフロツプ１０
を駆動することにより第２図ｉに示される波形の
信号ｉが得られ、上記の第２のパルスをクロツク
入力とし分離信号ｂをＪ入力としてＪ−Ｋフリツ
プフロツプ１１を駆動することにより第２図ｊに
示される波形の信号ｊが得られる。信号ｉは水平
同期パルス期間１Ｈないし３Ｈの間は論理「１」
であり、第４の水平同期パルス期間４Ｈ内の第１
のパルスｆに対応して論理「０」となり、第７の
水平同期パルス期間７Ｈ内の第１のパルスｆに対
応してそれ以降の期間で論理「１」である。信号
ｊは期間１Ｈないし３Ｈの間は論理「１」であ
り、期間４Ｈ内の第２のパルスｇに対応して論理
「０」となり、期間７Ｈ内の第２のパルスｇに対
応してそれ以降の期間で論理「１」である。な
お、Ｊ−Ｋフリツプフロツプ１０，１１のＫ入力
には、信号ｂをインバータゲート９によつて反転
した信号が印加されている。次いで、第１のパル
スｆをクロツク入力とし、フリツプフロツプ１１
の出力信号ｊをＪ入力とし、フリツプフロツプ１
１の反転出力信号をＫ入力として、Ｊ−Ｋフリツ
プフロツプ１２を駆動することにより、その反転
出力に第２図ｋに示される信号ｋが得られる。信
号ｋは期間１Ｈないし３Ｈでは論理「０」であ
り、期間４Ｈ内の第１のパルスｆに対応して論理
「１」になり、期間７Ｈ内の第１のパルスｆに対
応して再びそれ以降の期間で論理「０」である。
Ｊ−Ｋフリツプフロツプ１０，１２の出力信号
ｉおよびｋと上記第３のパルスｈをNAND回路１
３に入力することによりその出力に第１フイール
ドの第７番目の水平同期パルス期間７Ｈの終りに
近いところに、第２図ｌに示される細いパルスｌ
が得られる。このパルスｌでセツトリセツト回路
１４をセツトしてゲート回路１５を開き、水平同
期パルスｅを第２のカウンタ１６に入力する。第
２のカウンタ１６のクリア入力CLEに上記の７
番目の期間の細いパルスｌが入力されるとカウン
タ１６はクリアされる。第２のカウンタ１６は第
８番目の水平同期パルス期間８Ｈより、パルス期
間のカウントを開始し、10番目のカウントを終了
するとNAND回路１７を介して検出出力を出力端
子１８に与える。この10番目のカウントが第17番
目の水平同期パルス期間に対応している。
ｉおよびｋと上記第３のパルスｈをNAND回路１
３に入力することによりその出力に第１フイール
ドの第７番目の水平同期パルス期間７Ｈの終りに
近いところに、第２図ｌに示される細いパルスｌ
が得られる。このパルスｌでセツトリセツト回路
１４をセツトしてゲート回路１５を開き、水平同
期パルスｅを第２のカウンタ１６に入力する。第
２のカウンタ１６のクリア入力CLEに上記の７
番目の期間の細いパルスｌが入力されるとカウン
タ１６はクリアされる。第２のカウンタ１６は第
８番目の水平同期パルス期間８Ｈより、パルス期
間のカウントを開始し、10番目のカウントを終了
するとNAND回路１７を介して検出出力を出力端
子１８に与える。この10番目のカウントが第17番
目の水平同期パルス期間に対応している。
本実施例においては第17番目の水平同期パルス
期間を検出することを目的としたが、第２のカウ
ンタ１６の段数を変えることにより、他の任意の
期間の検出が可能である。
期間を検出することを目的としたが、第２のカウ
ンタ１６の段数を変えることにより、他の任意の
期間の検出が可能である。
なお、上記実施例においてはPLL回路を用いて
水平同期パルス列に同期する高周波信号を得た
が、水平同期パルス列に同期する信号が不要の場
合には、水平同期パルス列の周波数より高周波の
周波数の信号を出力する発振器を用いてもよい。
水平同期パルス列に同期する高周波信号を得た
が、水平同期パルス列に同期する信号が不要の場
合には、水平同期パルス列の周波数より高周波の
周波数の信号を出力する発振器を用いてもよい。
以上の説明から明らかなように、本発明によつ
てテレビジヨン信号に含まれる特定の信号パター
ンを利用して予め水平同期パルス期間７Ｈ等の特
定の期間を検出し、その特定期間から所望のパル
ス期間までをデイジタル的にカウントすることに
より、所望の水平同期パルス期間を正確に検出で
きるため、垂直同期帰線期間試験信号を使用して
信号処理等化動作を行う場合等に極めて有効であ
る。
てテレビジヨン信号に含まれる特定の信号パター
ンを利用して予め水平同期パルス期間７Ｈ等の特
定の期間を検出し、その特定期間から所望のパル
ス期間までをデイジタル的にカウントすることに
より、所望の水平同期パルス期間を正確に検出で
きるため、垂直同期帰線期間試験信号を使用して
信号処理等化動作を行う場合等に極めて有効であ
る。
第１図は本発明による水平同期信号位置検出方
法を実施するための水平同期信号位置検出回路の
１実施例を示すブロツク回路図、第２図は第１図
の回路動作説明図である。 H1，H2，H3，……水平同期パルス列、E1，
E2，E3，……等化パルス列、１……入力端子、
２……同期分離回路、３……立下りパルス発生回
路、４……単安定マルチ回路、５……NAND回
路、６……PLL回路、７……カウンタ、８……ｎ
入力AND回路、９……インバータゲート、１
０，１１，１２……Ｊ−Ｋフリツプフロツプ、１
３……３入力NANDゲート、１４……セツトリセ
ツト回路、１５……２入力NAND回路、１６……
第２のカウンンタ、１７……ｎ入力NAND回路、
１８……出力端子。
法を実施するための水平同期信号位置検出回路の
１実施例を示すブロツク回路図、第２図は第１図
の回路動作説明図である。 H1，H2，H3，……水平同期パルス列、E1，
E2，E3，……等化パルス列、１……入力端子、
２……同期分離回路、３……立下りパルス発生回
路、４……単安定マルチ回路、５……NAND回
路、６……PLL回路、７……カウンタ、８……ｎ
入力AND回路、９……インバータゲート、１
０，１１，１２……Ｊ−Ｋフリツプフロツプ、１
３……３入力NANDゲート、１４……セツトリセ
ツト回路、１５……２入力NAND回路、１６……
第２のカウンンタ、１７……ｎ入力NAND回路、
１８……出力端子。
Claims (1)
- １ 水平同期パルス列、等価パルス列および画像
信号を含むテレビジヨン信号から該画像信号を分
離して該水平同期パルス列と該等価パルス列とか
らなる分離信号を得、該分離信号から該等価パル
ス列を除去して該水平同期パルス列を得、該水平
同期パルス列より高周波の信号の周波数に基づい
て該水平同期パルス列の各々のパルス期間をカウ
ントして各パルス期間内の所定のタイミングで第
１、第２および第３のパルスを順次発生させ、該
第１のパルスと該分離信号とから該テレビジヨン
信号の第１の特定区間を識別する第１の信号を
得、該第２のパルスと該分離信号とから該テレビ
ジヨン信号の第２の特定区間を識別する第２の信
号を得、該第２の信号と該第１のパルスとから該
テレビジヨン信号の第３の特定区間を識別する第
３の信号を得、該第１の信号と該第３の信号と該
第３のパルスとから１フイールド内の特定の１水
平同期パルス期間内に１個の特定パルス期間識別
パルスを発生させ、該特定パルス期間識別パルス
に応じて所望の水平同期パルス期間のカウントを
開始することを特徴とする水平同期信号位置検出
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12118580A JPS5746587A (en) | 1980-09-03 | 1980-09-03 | Method for detection of horizontal synchronizing signal position |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12118580A JPS5746587A (en) | 1980-09-03 | 1980-09-03 | Method for detection of horizontal synchronizing signal position |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5746587A JPS5746587A (en) | 1982-03-17 |
| JPS6114716B2 true JPS6114716B2 (ja) | 1986-04-19 |
Family
ID=14804953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12118580A Granted JPS5746587A (en) | 1980-09-03 | 1980-09-03 | Method for detection of horizontal synchronizing signal position |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5746587A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161578A (ja) * | 1982-03-19 | 1983-09-26 | Hitachi Ltd | 水平同期回路 |
-
1980
- 1980-09-03 JP JP12118580A patent/JPS5746587A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5746587A (en) | 1982-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3694529B2 (ja) | ディジタルテレビジョンの同期化 | |
| GB2077549A (en) | Vertical synchronizing signal detecting methods | |
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| JPS6114716B2 (ja) | ||
| KR950006356B1 (ko) | 동기회로 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| KR0139790B1 (ko) | 피일드 인식 신호 발생회로 | |
| JP3097084B2 (ja) | 水平同期周波数判別回路 | |
| JP2642242B2 (ja) | パイロットバーストゲートパルス発生装置 | |
| US5835154A (en) | Circuit arrangement for deriving pulses of horizontal and vertical frequency | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| KR0160119B1 (ko) | 블랭킹신호 및 필드구별신호 검출회로 | |
| JP2508877B2 (ja) | ディジタルビデオ信号の水平同期信号分離回路 | |
| KR100213017B1 (ko) | 신호 방식 판별회로 | |
| JPH0789653B2 (ja) | 水平同期信号処理回路 | |
| JPH01155776A (ja) | 同期信号抽出回路 | |
| KR900009252Y1 (ko) | 텔리텍스트 수평 동기신호의 지터 제거회로 | |
| JPS61113365A (ja) | 垂直同期信号分離回路 | |
| JPH02200064A (ja) | 垂直同期回路の入力有無判定回路 | |
| JPS597264B2 (ja) | スイヘイドウキシンゴウケンシユツソウチ | |
| JPH07105939B2 (ja) | 文字放送用ゲ−ト信号の検出回路 | |
| JPS63158977A (ja) | フイ−ルド判別回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPH05137022A (ja) | 垂直同期信号分離回路 |