JPH05137022A - 垂直同期信号分離回路 - Google Patents
垂直同期信号分離回路Info
- Publication number
- JPH05137022A JPH05137022A JP29421191A JP29421191A JPH05137022A JP H05137022 A JPH05137022 A JP H05137022A JP 29421191 A JP29421191 A JP 29421191A JP 29421191 A JP29421191 A JP 29421191A JP H05137022 A JPH05137022 A JP H05137022A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- flip
- circuit
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 入力複合同期信号にノイズが混入しても正常
な垂直同期信号を分離する垂直同期信号分離回路を提供
する。 【構成】 入力複合同期信号ａでトリガされ、幅Ｔ0の
パルスを出力するノンリトリガブル単安定マルチバイブ
レータ３の出力ｂをクロックとしてＤフリップフロップ
５で入力複合同期信号をラッチし、また入力複合同期信
号でトリガされる単安定マルチバイブレータ４の出力ｄ
をクロックとしてＤフリップフロップ６で入力複合同期
信号をラッチし、それらのＤフリップフロップの正極性
パルス出力ｅ，ｆのアンドと、負極性パルス出力ｇ，ｈ
のアンドとをそれぞれ求める。前者のアンド出力ｉは入
力複合同期信号内の幅Ｔ0以下の正極性パルスを除去
し、後者のアンド出力ｊは同じく負極性パルスを除去し
たものである。したがって出力ｉをセット信号とし、出
力ｊをリセット信号としたＳＲフリップフロップ９を設
ければ、幅の狭いノイズを除去できる。
な垂直同期信号を分離する垂直同期信号分離回路を提供
する。 【構成】 入力複合同期信号ａでトリガされ、幅Ｔ0の
パルスを出力するノンリトリガブル単安定マルチバイブ
レータ３の出力ｂをクロックとしてＤフリップフロップ
５で入力複合同期信号をラッチし、また入力複合同期信
号でトリガされる単安定マルチバイブレータ４の出力ｄ
をクロックとしてＤフリップフロップ６で入力複合同期
信号をラッチし、それらのＤフリップフロップの正極性
パルス出力ｅ，ｆのアンドと、負極性パルス出力ｇ，ｈ
のアンドとをそれぞれ求める。前者のアンド出力ｉは入
力複合同期信号内の幅Ｔ0以下の正極性パルスを除去
し、後者のアンド出力ｊは同じく負極性パルスを除去し
たものである。したがって出力ｉをセット信号とし、出
力ｊをリセット信号としたＳＲフリップフロップ９を設
ければ、幅の狭いノイズを除去できる。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機等
において、複合同期信号から垂直同期信号を分離して出
力する垂直同期信号分離回路に関し、特にノイズ等の影
響を除去する技術に関する。
において、複合同期信号から垂直同期信号を分離して出
力する垂直同期信号分離回路に関し、特にノイズ等の影
響を除去する技術に関する。
【０００２】
【従来の技術】テレビジョン受像機等における複合同期
信号は、周知の通り、水平同期信号と垂直同期信号とが
複合したものであり、伝送されて来る複合同期信号から
垂直同期信号と水平同期信号を分離して用いるようにな
っている。なお、この時の垂直同期信号のパルス幅は３
水平走査周期分（以下、水平走査周期をＴHと記す）で
あり、また、垂直同期信号には、ＴH／２周期の等価パ
ルスが混合されている。
信号は、周知の通り、水平同期信号と垂直同期信号とが
複合したものであり、伝送されて来る複合同期信号から
垂直同期信号と水平同期信号を分離して用いるようにな
っている。なお、この時の垂直同期信号のパルス幅は３
水平走査周期分（以下、水平走査周期をＴHと記す）で
あり、また、垂直同期信号には、ＴH／２周期の等価パ
ルスが混合されている。
【０００３】図５は、従来一般に用いられている垂直同
期信号分離回路の一例を示すブロック図、図６および図
７は図５における信号波形を示すタイミングチャートで
ある。図５において、入力端子１から図６（Ａ）に示す
波形の複合同期信号ａが入力し、ノンリトリガブル単安
定マルチバイブレータ３とＤフリップフロップ５に供給
される。ノンリトリガブル単安定マルチバイブレータ３
は、複合同期信号ａの前縁でトリガされ、図６（Ｂ）に
示すようなパルス幅Ｔ2の期間Ｌレベルになる負極性パ
ルスｂを出力する。なお、パルス幅Ｔ2は、水平同期信
号パルス幅をＴHSとした場合に ＴHS＜Ｔ2＜（ＴH／２)−ＴHS の関係になるように設定されている。Ｄフリップフロッ
プ５は、ノンリトリガブル単安定マルチバイブレータ３
の負極性パルス出力ｂの立ち上がりで入力複合同期信号
ａをラッチする動作を行なっている。このＤフリップフ
ロップ５の出力は、図６（Ｃ）に示すように、垂直同期
信号期間だけＨレベルになる出力信号ｅとなり、これが
垂直同期信号である。
期信号分離回路の一例を示すブロック図、図６および図
７は図５における信号波形を示すタイミングチャートで
ある。図５において、入力端子１から図６（Ａ）に示す
波形の複合同期信号ａが入力し、ノンリトリガブル単安
定マルチバイブレータ３とＤフリップフロップ５に供給
される。ノンリトリガブル単安定マルチバイブレータ３
は、複合同期信号ａの前縁でトリガされ、図６（Ｂ）に
示すようなパルス幅Ｔ2の期間Ｌレベルになる負極性パ
ルスｂを出力する。なお、パルス幅Ｔ2は、水平同期信
号パルス幅をＴHSとした場合に ＴHS＜Ｔ2＜（ＴH／２)−ＴHS の関係になるように設定されている。Ｄフリップフロッ
プ５は、ノンリトリガブル単安定マルチバイブレータ３
の負極性パルス出力ｂの立ち上がりで入力複合同期信号
ａをラッチする動作を行なっている。このＤフリップフ
ロップ５の出力は、図６（Ｃ）に示すように、垂直同期
信号期間だけＨレベルになる出力信号ｅとなり、これが
垂直同期信号である。
【０００４】
【発明が解決しようとする課題】しかしながら、図５に
示した回路においては、複合同期信号にパルス状のノイ
ズが混入した場合、誤った垂直同期信号を出力するとい
う誤動作を生じる問題点がある。この問題を図７を用い
て説明する。図７（Ａ）に、入力する複合同期信号ａを
示す。ただし、この入力複合同期信号ａは、時刻ｔ1お
よびｔ2においてパルス状のノイズが混入したものとす
る。この場合、Ｄフリップフロップ５の出力ｅは、図７
（Ｃ）に示すように、垂直同期信号期間の他に、時刻ｔ
1の時にもＨレベルになり、また、垂直同期信号期間内
でも時刻ｔ2の時にＬレベルになる。つまり、時刻ｔ1と
ｔ2において誤動作することになる。この誤動作によ
り、テレビジョン受像機等では、安定した同期が保持で
きなくなる。
示した回路においては、複合同期信号にパルス状のノイ
ズが混入した場合、誤った垂直同期信号を出力するとい
う誤動作を生じる問題点がある。この問題を図７を用い
て説明する。図７（Ａ）に、入力する複合同期信号ａを
示す。ただし、この入力複合同期信号ａは、時刻ｔ1お
よびｔ2においてパルス状のノイズが混入したものとす
る。この場合、Ｄフリップフロップ５の出力ｅは、図７
（Ｃ）に示すように、垂直同期信号期間の他に、時刻ｔ
1の時にもＨレベルになり、また、垂直同期信号期間内
でも時刻ｔ2の時にＬレベルになる。つまり、時刻ｔ1と
ｔ2において誤動作することになる。この誤動作によ
り、テレビジョン受像機等では、安定した同期が保持で
きなくなる。
【０００５】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、伝送上の障害等に
よって入力複合同期信号にパルス状のノイズが混入した
場合にも、そのノイズの位置にかかわらず、常に正常な
垂直同期信号を分離、出力することの出来る垂直同期信
号分離回路を提供することを目的とする。
解決するためになされたものであり、伝送上の障害等に
よって入力複合同期信号にパルス状のノイズが混入した
場合にも、そのノイズの位置にかかわらず、常に正常な
垂直同期信号を分離、出力することの出来る垂直同期信
号分離回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、入力複合同期信号の前縁でトリガされ、パルス
幅Ｔ0の正極性パルスと負極性パルスを各々出力するノ
ンリトリガブル単安定マルチバイブレータ（例えば後記
図１の３に相当）と、入力複合同期信号の前縁でトリガ
され、パルス幅Ｔ1の負極性パルスを出力し、かつ前記
ノンリトリガブル単安定マルチバイブレータの正極性パ
ルス出力がＨレベルの期間は再トリガを受け付けない単
安定マルチバイブレータ（例えば後記図１の４に相当）
と、前記ノンリトリガブル単安定マルチバイブレータの
負極性パルス出力をクロック入力とし、その立ち上がり
で入力複合同期信号をラッチする第１のＤフリップフロ
ップ（例えば後記図１の５に相当）と、前記単安定マル
チバイブレータの負極性パルス出力をクロック入力と
し、その立ち上がりで入力複合同期信号をラッチする第
２のＤフリップフロップ（例えば後記図１の６に相当）
と、前記第１および第２のＤフリップフロップの正極性
パルス出力のアンドをとる第１のアンド回路（例えば後
記図１の７に相当）と、前記第１および第２のＤフリッ
プフロップの負極性パルス出力のアンドをとる第２のア
ンド回路（例えば後記図１の８に相当）と、前記第１の
アンド回路の出力をセット入力とし、前記第２のアンド
回路の出力をリセット入力として正極性パルスを出力す
るＳＲフリップフロップ（例えば後記図１の９に相当）
と、を有し、かつ前記ノンリトリガブル単安定マルチバ
イブレータの出力パルス幅Ｔ0と、前記単安定マルチバ
イブレータの出力パルス幅Ｔ1と、水平同期信号パルス
幅ＴHSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜Ｔ0＜（ＴH／２)−ＴHS の関係を有するように構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、入力複合同期信号の前縁でトリガされ、パルス
幅Ｔ0の正極性パルスと負極性パルスを各々出力するノ
ンリトリガブル単安定マルチバイブレータ（例えば後記
図１の３に相当）と、入力複合同期信号の前縁でトリガ
され、パルス幅Ｔ1の負極性パルスを出力し、かつ前記
ノンリトリガブル単安定マルチバイブレータの正極性パ
ルス出力がＨレベルの期間は再トリガを受け付けない単
安定マルチバイブレータ（例えば後記図１の４に相当）
と、前記ノンリトリガブル単安定マルチバイブレータの
負極性パルス出力をクロック入力とし、その立ち上がり
で入力複合同期信号をラッチする第１のＤフリップフロ
ップ（例えば後記図１の５に相当）と、前記単安定マル
チバイブレータの負極性パルス出力をクロック入力と
し、その立ち上がりで入力複合同期信号をラッチする第
２のＤフリップフロップ（例えば後記図１の６に相当）
と、前記第１および第２のＤフリップフロップの正極性
パルス出力のアンドをとる第１のアンド回路（例えば後
記図１の７に相当）と、前記第１および第２のＤフリッ
プフロップの負極性パルス出力のアンドをとる第２のア
ンド回路（例えば後記図１の８に相当）と、前記第１の
アンド回路の出力をセット入力とし、前記第２のアンド
回路の出力をリセット入力として正極性パルスを出力す
るＳＲフリップフロップ（例えば後記図１の９に相当）
と、を有し、かつ前記ノンリトリガブル単安定マルチバ
イブレータの出力パルス幅Ｔ0と、前記単安定マルチバ
イブレータの出力パルス幅Ｔ1と、水平同期信号パルス
幅ＴHSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜Ｔ0＜（ＴH／２)−ＴHS の関係を有するように構成している。
【０００７】また、請求項２に記載の発明においては、
請求項１に記載の垂直同期信号分離回路において、前記
単安定マルチバイブレータと前記第２のＤフリップフロ
ップとの組合せをＮ組（Ｎ≧２）備え（例えば後記図４
の４1〜４Nと６1〜６Nに相当）、前記第１のアンド回路
（例えば後記図４の７に相当）は前記第１のＤフリップ
フロップおよびＮ個の第２のＤフリップフロップの正極
性パルス出力の全てのアンドをとるものであり、前記第
２のアンド回路（例えば後記図４の８に相当）は前記第
１のＤフリップフロップおよびＮ個の第２のＤフリップ
フロップの負極性パルス出力の全てのアンドをとるもの
であり、かつ前記ノンリトリガブル単安定マルチバイブ
レータの出力パルス幅Ｔ0と、前記Ｎ個の単安定マルチ
バイブレータの出力パルス幅Ｔ1〜ＴNと、水平同期信号
パルス幅ＴHSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS の関係を有するように構成している。
請求項１に記載の垂直同期信号分離回路において、前記
単安定マルチバイブレータと前記第２のＤフリップフロ
ップとの組合せをＮ組（Ｎ≧２）備え（例えば後記図４
の４1〜４Nと６1〜６Nに相当）、前記第１のアンド回路
（例えば後記図４の７に相当）は前記第１のＤフリップ
フロップおよびＮ個の第２のＤフリップフロップの正極
性パルス出力の全てのアンドをとるものであり、前記第
２のアンド回路（例えば後記図４の８に相当）は前記第
１のＤフリップフロップおよびＮ個の第２のＤフリップ
フロップの負極性パルス出力の全てのアンドをとるもの
であり、かつ前記ノンリトリガブル単安定マルチバイブ
レータの出力パルス幅Ｔ0と、前記Ｎ個の単安定マルチ
バイブレータの出力パルス幅Ｔ1〜ＴNと、水平同期信号
パルス幅ＴHSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS の関係を有するように構成している。
【０００８】
【作用】ノンリトリガブル単安定マルチバイブレータ
は、入力複合同期信号の前縁でトリガされ、パルス幅Ｔ
0〔ＴHS＜Ｔ0＜（ＴH／２)−ＴHS〕の正極性パルスと負
極性パルスの各々を出力する。また、このノンリトリガ
ブル単安定マルチバイブレータの正極性パルス出力がＨ
の期間は再トリガを受け付けない単安定マルチバイブレ
ータも入力複合同期信号の前縁でトリガされ、パルス幅
Ｔ1の負極性パルスを出力する。上記二つの回路の負極
性パルスは、二つのＤフリップフロップの各々のクロッ
ク入力として与えられ、それぞれのＤフリップフロップ
は、上記クロック入力の立ち上がりで入力複合同期信号
をラッチする。これらのＤフリップフロップの全ての正
極性パルス出力は第１のアンド回路においてアンドがと
られ、同様に、全ての負極性パルス出力は第２のアンド
回路においてアンドがとられる。すなわち、第１のアン
ド回路出力は、入力複合同期信号内のパルス幅Ｔ0以下
の正極性パルスを除去するように動作し、入力複合同期
信号内のパルス幅Ｔ0以上の垂直同期信号部分になって
初めてＨレベルとなる。ノイズは一般に幅の狭いパルス
状であるから、正極性のノイズは上記の回路で除去され
る。一方、第２のアンド回路出力は、入力複合同期信号
の垂直同期信号部分内のパルス幅Ｔ0以下の負極性パル
スを除去するように動作し、入力複合同期信号の垂直同
期信号部分終了後、パルス幅Ｔ0以上のＬレベル信号に
なって初めてＨレベルとなる。したがって上記と同様
に、負極性のノイズはこの回路で除去される。そしてＳ
Ｒフリップフロップは、上記の第１のアンド回路の出力
をセット入力とし、第２のアンド回路の出力をリセット
入力としているので、ＳＲフリップフロップの出力に
は、正極性のノイズも負極性のノイズも除去された垂直
同期信号だけが出力されることになる。
は、入力複合同期信号の前縁でトリガされ、パルス幅Ｔ
0〔ＴHS＜Ｔ0＜（ＴH／２)−ＴHS〕の正極性パルスと負
極性パルスの各々を出力する。また、このノンリトリガ
ブル単安定マルチバイブレータの正極性パルス出力がＨ
の期間は再トリガを受け付けない単安定マルチバイブレ
ータも入力複合同期信号の前縁でトリガされ、パルス幅
Ｔ1の負極性パルスを出力する。上記二つの回路の負極
性パルスは、二つのＤフリップフロップの各々のクロッ
ク入力として与えられ、それぞれのＤフリップフロップ
は、上記クロック入力の立ち上がりで入力複合同期信号
をラッチする。これらのＤフリップフロップの全ての正
極性パルス出力は第１のアンド回路においてアンドがと
られ、同様に、全ての負極性パルス出力は第２のアンド
回路においてアンドがとられる。すなわち、第１のアン
ド回路出力は、入力複合同期信号内のパルス幅Ｔ0以下
の正極性パルスを除去するように動作し、入力複合同期
信号内のパルス幅Ｔ0以上の垂直同期信号部分になって
初めてＨレベルとなる。ノイズは一般に幅の狭いパルス
状であるから、正極性のノイズは上記の回路で除去され
る。一方、第２のアンド回路出力は、入力複合同期信号
の垂直同期信号部分内のパルス幅Ｔ0以下の負極性パル
スを除去するように動作し、入力複合同期信号の垂直同
期信号部分終了後、パルス幅Ｔ0以上のＬレベル信号に
なって初めてＨレベルとなる。したがって上記と同様
に、負極性のノイズはこの回路で除去される。そしてＳ
Ｒフリップフロップは、上記の第１のアンド回路の出力
をセット入力とし、第２のアンド回路の出力をリセット
入力としているので、ＳＲフリップフロップの出力に
は、正極性のノイズも負極性のノイズも除去された垂直
同期信号だけが出力されることになる。
【０００９】なお、単安定マルチバイブレータとＤフリ
ップフロップとを組合せた回路が１組の場合には、ノイ
ズの入力位置によっては有効に除去されない場合が稀に
発生するおそれがある。そのため請求項２に記載のよう
に、単安定マルチバイブレータとＤフリップフロップと
の組合せをＮ組設けて、Ｄフリップフロップの全ての出
力のアンドをとるように構成し、Ｎ個の単安定マルチバ
イブレータの出力パルス幅Ｔ1〜ＴNを各々異なった値と
し、 ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS に設定すれば、ノイズ除去の精度を向上させることが出
来る。したがって、入力する複合同期信号に混入するパ
ルス状のノイズの位置に拘らず、常に正常な垂直同期信
号を分離、出力することができる。
ップフロップとを組合せた回路が１組の場合には、ノイ
ズの入力位置によっては有効に除去されない場合が稀に
発生するおそれがある。そのため請求項２に記載のよう
に、単安定マルチバイブレータとＤフリップフロップと
の組合せをＮ組設けて、Ｄフリップフロップの全ての出
力のアンドをとるように構成し、Ｎ個の単安定マルチバ
イブレータの出力パルス幅Ｔ1〜ＴNを各々異なった値と
し、 ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS に設定すれば、ノイズ除去の精度を向上させることが出
来る。したがって、入力する複合同期信号に混入するパ
ルス状のノイズの位置に拘らず、常に正常な垂直同期信
号を分離、出力することができる。
【００１０】
【実施例】以下、添付図面を参照して本発明の垂直同期
信号分離回路の具体的な内容を説明する。図１は、本発
明の垂直同期信号分離回路の第１の実施例を示すブロッ
ク図、図２および図３は図１における信号波形のタイミ
ングチャートである。図１において、入力端子１から図
２（Ａ）に示す波形の複合同期信号ａが入力し、ノンリ
トリガブル単安定マルチバイブレータ３、単安定マルチ
バイブレータ４およびＤフリップフロップ５、６に供給
される。ノンリトリガブル単安定マルチバイブレータ３
は、複合同期信号ａの前縁でトリガされ、図２（Ｂ）に
示すようなパルス幅Ｔ0の期間Ｌレベルになる負極性パ
ルスｂ、および図２（Ｃ）に示すようなパルス幅Ｔ0の
期間Ｈレベルになる正極性パルスｃを出力する。なお、
パルス幅Ｔ0は、 ＴHS＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。ただしＴHSは水平
同期信号パルス幅、ＴHは水平走査周期である。また、
単安定マルチバイブレータ４は、複合同期信号ａの前縁
でトリガされ、図２（Ｄ）に示すようなパルス幅Ｔ1の
期間Ｌレベルになる負極性パルスｄを出力する。なお、
単安定マルチバイブレータ４は、ノンリトリガブル単安
定マルチバイブレータ３の正極性パルス出力ｃがＨレベ
ルの期間は再トリガを受け付けない構成をとっており、
また、パルス幅Ｔ1は ＴHS＜Ｔ1＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。Ｄフリップフロッ
プ５は、ノンリトリガブル単安定マルチバイブレータ３
の負極性パルス出力ｂの立ち上がりで入力複合同期信号
ａをラッチする動作を行なっており、図２（Ｅ）に示す
ような正極性パルス出力ｅ、および図２（Ｇ）に示すよ
うな負極性パルスｇを出力する。Ｄフリップフロップ６
は、単安定マルチバイブレータ４の負極性パルス出力ｂ
の立ち上がりで入力複合同期信号ａをラッチする動作を
行なっており、図２（Ｆ）に示すような正極性パルス
ｆ、および図２（Ｈ）に示すような負極性パルスｈを出
力する。アンド回路７は、Ｄフリップフロップ５、６の
各正極性パルス出力ｅ、ｆを入力し、図２（Ｉ）に示す
ようなアンド出力ｉを出力する。また、アンド回路８
は、Ｄフリップフロップ５、６の各負極性パルス出力
ｇ、ｈを入力し、図２（Ｊ）に示すようなアンド出力ｊ
を出力する。ＳＲフリップフロップ９は、アンド回路７
の出力ｉをセット入力とし、アンド回路８の出力ｊをリ
セット入力として動作し、図２（Ｋ）に示すような正極
性パルスｋを出力する。上記アンド回路７の出力ｉは、
入力複合同期信号内のパルス幅Ｔ0以上の垂直同期信号
部分になって初めてＨレベルとなる。また、アンド回路
８の出力ｊは、入力複合同期信号の垂直同期信号部分終
了後、パルス幅Ｔ0以上のＬレベル信号になって初めて
Ｈレベルとなる。この結果、ＳＲフリップフロップ９の
出力には垂直同期信号だけが出力される。
信号分離回路の具体的な内容を説明する。図１は、本発
明の垂直同期信号分離回路の第１の実施例を示すブロッ
ク図、図２および図３は図１における信号波形のタイミ
ングチャートである。図１において、入力端子１から図
２（Ａ）に示す波形の複合同期信号ａが入力し、ノンリ
トリガブル単安定マルチバイブレータ３、単安定マルチ
バイブレータ４およびＤフリップフロップ５、６に供給
される。ノンリトリガブル単安定マルチバイブレータ３
は、複合同期信号ａの前縁でトリガされ、図２（Ｂ）に
示すようなパルス幅Ｔ0の期間Ｌレベルになる負極性パ
ルスｂ、および図２（Ｃ）に示すようなパルス幅Ｔ0の
期間Ｈレベルになる正極性パルスｃを出力する。なお、
パルス幅Ｔ0は、 ＴHS＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。ただしＴHSは水平
同期信号パルス幅、ＴHは水平走査周期である。また、
単安定マルチバイブレータ４は、複合同期信号ａの前縁
でトリガされ、図２（Ｄ）に示すようなパルス幅Ｔ1の
期間Ｌレベルになる負極性パルスｄを出力する。なお、
単安定マルチバイブレータ４は、ノンリトリガブル単安
定マルチバイブレータ３の正極性パルス出力ｃがＨレベ
ルの期間は再トリガを受け付けない構成をとっており、
また、パルス幅Ｔ1は ＴHS＜Ｔ1＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。Ｄフリップフロッ
プ５は、ノンリトリガブル単安定マルチバイブレータ３
の負極性パルス出力ｂの立ち上がりで入力複合同期信号
ａをラッチする動作を行なっており、図２（Ｅ）に示す
ような正極性パルス出力ｅ、および図２（Ｇ）に示すよ
うな負極性パルスｇを出力する。Ｄフリップフロップ６
は、単安定マルチバイブレータ４の負極性パルス出力ｂ
の立ち上がりで入力複合同期信号ａをラッチする動作を
行なっており、図２（Ｆ）に示すような正極性パルス
ｆ、および図２（Ｈ）に示すような負極性パルスｈを出
力する。アンド回路７は、Ｄフリップフロップ５、６の
各正極性パルス出力ｅ、ｆを入力し、図２（Ｉ）に示す
ようなアンド出力ｉを出力する。また、アンド回路８
は、Ｄフリップフロップ５、６の各負極性パルス出力
ｇ、ｈを入力し、図２（Ｊ）に示すようなアンド出力ｊ
を出力する。ＳＲフリップフロップ９は、アンド回路７
の出力ｉをセット入力とし、アンド回路８の出力ｊをリ
セット入力として動作し、図２（Ｋ）に示すような正極
性パルスｋを出力する。上記アンド回路７の出力ｉは、
入力複合同期信号内のパルス幅Ｔ0以上の垂直同期信号
部分になって初めてＨレベルとなる。また、アンド回路
８の出力ｊは、入力複合同期信号の垂直同期信号部分終
了後、パルス幅Ｔ0以上のＬレベル信号になって初めて
Ｈレベルとなる。この結果、ＳＲフリップフロップ９の
出力には垂直同期信号だけが出力される。
【００１１】次に、入力複合同期信号にパルス状のノイ
ズが混入した場合について、図３を用いて説明する。図
３（Ａ）に、入力する複合同期信号ａを示す。ただし、
入力複合同期信号ａは、時刻ｔ1とｔ2においてパルス状
のノイズが混入したものとする。この場合には、時刻ｔ
1において、Ｄフリップフロップ６の正極性パルス出力
ｆは、図３（Ｆ）に示すように、垂直同期信号期間の外
でもＨレベルになる。しかし、Ｄフリップフロップ５の
正極性パルス出力ｅは、図３（Ｅ）に示すように、Ｌレ
ベルのままであり、結果として、アンド回路７の出力ｉ
は、ノイズがない場合と状態の変化がない。なお、アン
ド回路８の出力ｊは、時刻ｔ1においてＬレベルとなる
が、ＳＲフリップフロップ９の動作には影響しない。ま
た、時刻ｔ2において、Ｄフリップフロップ６の負極性
パルス出力ｈは、図３（Ｈ）に示すように、垂直同期信
号期間内でもＨレベルになる。しかし、Ｄフリップフロ
ップ５の負極性パルス出力ｇは、図３（Ｇ）に示すよう
に、Ｌレベルのままであり、結果として、アンド回路８
の出力ｊは、ノイズがない場合と状態の変化がない。な
お、アンド回路７の出力ｉは、時刻ｔ2においてＬレベ
ルとなるが、ＳＲフリップフロップ９の動作には影響し
ない。上記のように、図１の回路は、時刻ｔ1とｔ2にお
いてパルス状のノイズが混入した場合においても誤動作
することはない。
ズが混入した場合について、図３を用いて説明する。図
３（Ａ）に、入力する複合同期信号ａを示す。ただし、
入力複合同期信号ａは、時刻ｔ1とｔ2においてパルス状
のノイズが混入したものとする。この場合には、時刻ｔ
1において、Ｄフリップフロップ６の正極性パルス出力
ｆは、図３（Ｆ）に示すように、垂直同期信号期間の外
でもＨレベルになる。しかし、Ｄフリップフロップ５の
正極性パルス出力ｅは、図３（Ｅ）に示すように、Ｌレ
ベルのままであり、結果として、アンド回路７の出力ｉ
は、ノイズがない場合と状態の変化がない。なお、アン
ド回路８の出力ｊは、時刻ｔ1においてＬレベルとなる
が、ＳＲフリップフロップ９の動作には影響しない。ま
た、時刻ｔ2において、Ｄフリップフロップ６の負極性
パルス出力ｈは、図３（Ｈ）に示すように、垂直同期信
号期間内でもＨレベルになる。しかし、Ｄフリップフロ
ップ５の負極性パルス出力ｇは、図３（Ｇ）に示すよう
に、Ｌレベルのままであり、結果として、アンド回路８
の出力ｊは、ノイズがない場合と状態の変化がない。な
お、アンド回路７の出力ｉは、時刻ｔ2においてＬレベ
ルとなるが、ＳＲフリップフロップ９の動作には影響し
ない。上記のように、図１の回路は、時刻ｔ1とｔ2にお
いてパルス状のノイズが混入した場合においても誤動作
することはない。
【００１２】次に、図４は、本発明の第２の実施例のブ
ロック図である。図４において、４1〜４NはＮ個の単安
定マルチバイブレータ、６1〜６Nは同じくＮ個のＤフリ
ップフロップであり、各Ｄフリップフロップの正極性出
力ｆは全てアンド回路７に接続され、各Ｄフリップフロ
ップの負極性出力ｈは全てアンド回路８に接続されてい
る。この実施例は、前記図１の回路において、単安定マ
ルチバイブレータ４とＤフリップフロップ５との組合せ
をＮ組（Ｎ≧２）設けたものである。そしてＮ個の各単
安定マルチバイブレータ４1〜４Nの出力パルス幅をそれ
ぞれＴ1〜ＴNとすれば、 ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。すなわち各単安定
マルチバイブレータ４1〜４Nの出力パルス幅Ｔ1〜Ｔ
Nを、ＴHSより大でＴ0より小の範囲で各々異なった値に
設定したものである。前記図１の回路のように、単安定
マルチバイブレータとＤフリップフロップとを組合せた
回路が１組の場合には、ノイズの入力位置によっては有
効に除去されない場合が稀に発生するおそれがあるが、
図４のように、単安定マルチバイブレータとＤフリップ
フロップとの組合せをＮ組設けて、Ｄフリップフロップ
の全ての出力のアンドをとるように構成し、かつＮ個の
単安定マルチバイブレータの出力パルス幅Ｔ1〜ＴNを各
々異なった値に設定すれば、ノイズがアンド回路７、８
を通過する可能性が極めて小さくなるので、ノイズ除去
の精度を向上させることが出来る。したがって、入力す
る複合同期信号に混入するパルス状のノイズの位置に拘
らず、常に正常な垂直同期信号を分離して出力すること
ができる。
ロック図である。図４において、４1〜４NはＮ個の単安
定マルチバイブレータ、６1〜６Nは同じくＮ個のＤフリ
ップフロップであり、各Ｄフリップフロップの正極性出
力ｆは全てアンド回路７に接続され、各Ｄフリップフロ
ップの負極性出力ｈは全てアンド回路８に接続されてい
る。この実施例は、前記図１の回路において、単安定マ
ルチバイブレータ４とＤフリップフロップ５との組合せ
をＮ組（Ｎ≧２）設けたものである。そしてＮ個の各単
安定マルチバイブレータ４1〜４Nの出力パルス幅をそれ
ぞれＴ1〜ＴNとすれば、 ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS の関係になるように設定されている。すなわち各単安定
マルチバイブレータ４1〜４Nの出力パルス幅Ｔ1〜Ｔ
Nを、ＴHSより大でＴ0より小の範囲で各々異なった値に
設定したものである。前記図１の回路のように、単安定
マルチバイブレータとＤフリップフロップとを組合せた
回路が１組の場合には、ノイズの入力位置によっては有
効に除去されない場合が稀に発生するおそれがあるが、
図４のように、単安定マルチバイブレータとＤフリップ
フロップとの組合せをＮ組設けて、Ｄフリップフロップ
の全ての出力のアンドをとるように構成し、かつＮ個の
単安定マルチバイブレータの出力パルス幅Ｔ1〜ＴNを各
々異なった値に設定すれば、ノイズがアンド回路７、８
を通過する可能性が極めて小さくなるので、ノイズ除去
の精度を向上させることが出来る。したがって、入力す
る複合同期信号に混入するパルス状のノイズの位置に拘
らず、常に正常な垂直同期信号を分離して出力すること
ができる。
【００１３】
【発明の効果】以上、説明したごとく、本発明において
は、特許請求の範囲に記載するように構成することによ
り、パルス幅がＴ0より狭い正極性のパルスと負極性の
パルスとを除去するようにしているので、一般に幅の狭
いパルス状をしているノイズを有効に除去することが出
来る。したがって伝送上の障害等によって入力複合同期
信号にパルス状のノイズが混入しても、そのノイズの位
置にかかわらず、常に正常な垂直同期信号を分離して出
力することが出来る、という実用上優れた効果が得られ
る。
は、特許請求の範囲に記載するように構成することによ
り、パルス幅がＴ0より狭い正極性のパルスと負極性の
パルスとを除去するようにしているので、一般に幅の狭
いパルス状をしているノイズを有効に除去することが出
来る。したがって伝送上の障害等によって入力複合同期
信号にパルス状のノイズが混入しても、そのノイズの位
置にかかわらず、常に正常な垂直同期信号を分離して出
力することが出来る、という実用上優れた効果が得られ
る。
【図１】本発明の垂直同期信号分離回路の第１の実施例
のブロック図。
のブロック図。
【図２】図１における信号波形のタイミングチャート。
【図３】図１における信号波形のタイミングチャート。
【図４】本発明の垂直同期信号分離回路の第２の実施例
のブロック図。
のブロック図。
【図５】従来の垂直同期信号分離回路の一例のブロック
図。
図。
【図６】図５における信号波形のタイミングチャート。
【図７】図５における信号波形のタイミングチャート。
１…入力端子 ２…出力端子 ３…ノンリトリガブル単安定マルチバイブレータ ４、４1〜４N…単安定マルチバイブレータ ５…Ｄフリップフロップ ６、６1〜６N…Ｄフリップフロップ ７、８…アンド回路 ９…ＳＲフリップフロップ
Claims (2)
- 【請求項１】入力複合同期信号の前縁でトリガされ、パ
ルス幅Ｔ0の正極性パルスと負極性パルスを各々出力す
るノンリトリガブル単安定マルチバイブレータと、 入力複合同期信号の前縁でトリガされ、パルス幅Ｔ1の
負極性パルスを出力し、かつ前記ノンリトリガブル単安
定マルチバイブレータの正極性パルス出力がＨレベルの
期間は再トリガを受け付けない単安定マルチバイブレー
タと、 前記ノンリトリガブル単安定マルチバイブレータの負極
性パルス出力をクロック入力とし、その立ち上がりで入
力複合同期信号をラッチする第１のＤフリップフロップ
と、 前記単安定マルチバイブレータの負極性パルス出力をク
ロック入力とし、その立ち上がりで入力複合同期信号を
ラッチする第２のＤフリップフロップと、 前記第１および第２のＤフリップフロップの正極性パル
ス出力のアンドをとる第１のアンド回路と、 前記第１および第２のＤフリップフロップの負極性パル
ス出力のアンドをとる第２のアンド回路と、 前記第１のアンド回路の出力をセット入力とし、前記第
２のアンド回路の出力をリセット入力として正極性パル
スを出力するＳＲフリップフロップと、 を有し、かつ前記ノンリトリガブル単安定マルチバイブ
レータの出力パルス幅Ｔ0と、前記単安定マルチバイブ
レータの出力パルス幅Ｔ1と、水平同期信号パルス幅Ｔ
HSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜Ｔ0＜（ＴH／２)−ＴHS の関係を有することを特徴とする垂直同期信号分離回
路。 - 【請求項２】請求項１に記載の垂直同期信号分離回路に
おいて、前記単安定マルチバイブレータと前記第２のＤ
フリップフロップとの組合せをＮ組（Ｎ≧２）備え、 前記第１のアンド回路は前記第１のＤフリップフロップ
およびＮ個の第２のＤフリップフロップの正極性パルス
出力の全てのアンドをとるものであり、前記第２のアン
ド回路は前記第１のＤフリップフロップおよびＮ個の第
２のＤフリップフロップの負極性パルス出力の全てのア
ンドをとるものであり、 かつ前記ノンリトリガブル単安定マルチバイブレータの
出力パルス幅Ｔ0と、前記Ｎ個の単安定マルチバイブレ
ータの出力パルス幅Ｔ1〜ＴNと、水平同期信号パルス幅
ＴHSと、水平走査周期ＴHとが ＴHS＜Ｔ1＜〜＜ＴN＜Ｔ0＜（ＴH／２)−ＴHS の関係を有することを特徴とする垂直同期信号分離回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29421191A JPH05137022A (ja) | 1991-11-11 | 1991-11-11 | 垂直同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29421191A JPH05137022A (ja) | 1991-11-11 | 1991-11-11 | 垂直同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05137022A true JPH05137022A (ja) | 1993-06-01 |
Family
ID=17804770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29421191A Pending JPH05137022A (ja) | 1991-11-11 | 1991-11-11 | 垂直同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05137022A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103215509A (zh) * | 2013-04-24 | 2013-07-24 | 河南理工大学 | 煤矿用ZG30MnSiCu铸钢及其热处理工艺 |
-
1991
- 1991-11-11 JP JP29421191A patent/JPH05137022A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103215509A (zh) * | 2013-04-24 | 2013-07-24 | 河南理工大学 | 煤矿用ZG30MnSiCu铸钢及其热处理工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010689B1 (ko) | 클록신호 변환회로 | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| JPH05137022A (ja) | 垂直同期信号分離回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| EP0246355A2 (en) | Error and calibration pulse generator | |
| US4656460A (en) | D/A converter | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
| JP2530025Y2 (ja) | 垂直同期信号分離回路 | |
| KR890007495Y1 (ko) | 등화펄스 검출회로 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| KR920005052Y1 (ko) | 스캔닝 라인 포지션 콘트롤회로 | |
| JPS6032380B2 (ja) | 垂直同期信号分離回路 | |
| KR920009102B1 (ko) | 색신호처리 차단회로 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPH0256853B2 (ja) | ||
| KR930000978B1 (ko) | 필드 검출회로 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| JPH0521471B2 (ja) | ||
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPH05181445A (ja) | 水平同期信号極性判別回路 | |
| JPH06268888A (ja) | 垂直同期信号発生回路 | |
| JPH05137023A (ja) | 水平同期信号分離回路 |