JPS61145838A - 半導体素子の接続方法 - Google Patents

半導体素子の接続方法

Info

Publication number
JPS61145838A
JPS61145838A JP26921984A JP26921984A JPS61145838A JP S61145838 A JPS61145838 A JP S61145838A JP 26921984 A JP26921984 A JP 26921984A JP 26921984 A JP26921984 A JP 26921984A JP S61145838 A JPS61145838 A JP S61145838A
Authority
JP
Japan
Prior art keywords
solder
bumps
solder bumps
insulation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26921984A
Other languages
English (en)
Inventor
Kishio Yokouchi
貴志男 横内
Yuichi Suzuki
悠一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26921984A priority Critical patent/JPS61145838A/ja
Publication of JPS61145838A publication Critical patent/JPS61145838A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は端子電極相互間の絶縁を確保した半導体素子の
接続方法に関する。
情報処理装置の処理能力を向上するためＩＣ，ＬＳＩな
どの半導体装置は単位素子の小形化と大容量化が進めら
れＶＬＳＩが実現しているが同時に実装方法も改良され
ている。
すなわち従来の半導体装置はチップ毎にハーメチックシ
ールを行うパッケージ構造をとり、このパッケージに設
けられているリードピン或いはリードフレームをプリン
ト配線基板に設けられているスルーホール孔に挿入する
か、或いはパッド部に溶着するなどにより装着する方法
がとられていた。
然し、今後の実装形態として複数個のＬＳＩチップをセ
ラミックからなる多層配線基板に搭載してＬＳＩモジュ
ールを作り、これを取替え単位としてプリント配線基板
に装着すると云う実装方法がとられようとしている。
この場合、ＬＳＩ或いはＶＬＳＩなどの半導体チップは
端子数が膨大となるので、半田ボールを使用するフリッ
プチップ構造をとり、この半田ボール電極端子をセラミ
ック基板に予めパターン形成されているバンプと位置合
わせし、融着する接続方法がとられている。
この場合、半導体チップの半田ボール電極端子とセラミ
ック基板のバンプとは正確に接着していると共に相互の
バンプ間の絶縁が確実に保持されていることが必要条件
となる。
〔従来の技術〕
第２図はフリップチップ構造をとる従来の半導体素子の
装着構造を示すもので、シリコン（Ｓｔ）などからなる
半導体チップ１の周辺にはバンプ２と言われる端子電極
が多数設けられており、この上に半田ボール３が加熱溶
着されて電極端子が構成されており、一般に半田バンプ
４と呼称されている。
一方、かかる半導体チップを装着するセラミック基板５
は多くの場合多層配線構造をとり、チップ搭載位置には
同様にバンプ６がパターン形成されている。
ここで半導体チップの配線パターンはアルミニウム（＾
ｌ）のように半田付けが不可能な金属を用いて形成され
ている場合があり、このような場合にも半田溶着を可能
とするためバンプは金（Ａｕ）／クローム（Ｃｒ）／　
ＡＩ或いは＾Ｕ／銅（Ｃｕ）　／Ｃｒ／＾ｌのような多
層構造をなして構成されている。
そして接合に当たってはセラミック基板５を加熱した状
態で半導体チップｌとの位置合わせを行い、一定圧で加
圧することより半田ボール３をセラミック基板５のバン
プ６に溶着している。
然し、半導体チップｌの大容量化が進行して構成素子数
が増加し、半田バンプ４の相互間隔が縮小すると溶着に
当たって加圧変形した半田が隣接する半田バンプ４の半
田と接近して絶縁不良を生じ易く、収率低下の原因とな
っている。
〔発明が解決しようとする問題点３ 以上説明したようにフリップチップタイプの半導体素子
は構成素子数が増加するに従って半田バンプ相互間の間
隔が接近し、装着に際して短絡或いは絶縁抵抗の低下を
生じ、これにより収率が低下するのが問題である。
〔問題点を解決するための手段〕
上記の問題はフリップチップタイプの半導体素子におい
て該素子のバンプ部が半田ボールを除き耐熱性絶縁層で
被覆して形成してあり、該バンプ部を絶縁基板上にパタ
ーン生成してある導体回路のバンプ部に位置合わせし、
加熱融着することを特徴とする半導体装置の接続方法に
より解決することができる。
〔作用〕
本発明は構成素子数の増大による半田バンプ相互間の絶
縁不良をこの間に絶縁層を設けることにより無くするも
のである。
第１図（Ａ）は本発明を実施した半導体チップをセラミ
ック基板５に溶着する前の状態を、また同図（Ｂ）は溶
着した後の状態を示している。
すなわちポリイミド、二酸化珪素（Ｓｉ０２　）など耐
熱性をもつ寒色縁層８で半田バンプ相互間を埋めること
により、加熱融着の際における半田ボール３の変形を規
制し、これにより半田バンプ相互間の絶縁を確保するも
のである。
〔実施例〕
いま例を２５６にビットのダイナミック・ランダム・ア
クセスメモリにとるとＡ１配線パターン幅は約２μｍ程
度にまで縮小されたものが用いられており、半田バンブ
４相互間のピッチは２５０μ糟程度にまで縮小したもの
が用いられている。
ここでバンプ２は先に記したように例えばＡＩ／Ｃｒ／
Ｃｕ／＾Ｕの四層構造で形成してあり、厚さが０．６μ
−程度に隆起してパターン形成されており、その大きさ
は約５０μ−角である。
そしてこの上に直径が約１００μｍの半田ボール３が融
着される。
それ故にバンプ２相互間の距離は２００μ鞘程度にまで
接近している。
本発明は半田ボール３の間を耐熱性絶縁物によって埋め
るものである。
実施例１： ＾１／Ｃｒ／Ｃｕ／Ａｕからなる四層構成のバンプ２を
パターン形成した後、半導体チップ７の全面に怒光性ポ
リイミド（東し、商品名フォトニス）をスピンコード法
を用いて塗布し、８５〜９０℃で乾燥した後、紫外線露
光と現像処理を行って半田ポール装着部を窓開けする。
そして１３５〜４００℃の温度でキュアを行った後、従
来と同様に半田ボール３をバンプ２に融着した。
このようにしてできた第１図（Ａ）に示すよう　′な半
導体チップ７を従来と同様に加熱したセラミツク基板５
に位置合わせし、同図（Ｂ）に示すように溶着したが半
田バンプ４相互間の絶縁は完全であって半田ボール３に
よる絶縁不良は皆無であった。
実施例２： 実施例１と同様にバンブ２を形成した後、半導体チップ
７の全面に電子ビーム蒸着法により二酸化珪素（ＳｉＯ
ｚ　）を蒸着し、この上にスピンコード法によりレジス
トの被覆を行った後、写真食刻技術（ホトリソグラフィ
）により半田ボール装着部を窓開けし、これにプラズマ
エツチングを行ってＳｉ０２を窓開けした。
次にこの窓開は部に半田ボール３を置き、従来のように
溶着して第１図（Ａ）に示すようなフリップチップタイ
プの半導体チップを作った。
これを用いて接着を行い、同図（Ｂ）に示すような接合
が得られたが、半田バンブ４相互間の絶縁は完全であり
、半田ボール３による絶縁不良は皆無であった。
〔発明の効果〕
以上記したように本発明の実施によりＬＳＩよりＶＬＳ
Ｉへと大容量化が進行して半田バンプ相互間の距離が縮
小する場合でも半田の横方向への異常な変形を抑制する
ことができるので短絡不良を無くすことが可能となり、
半導体チップ装着工程における不良発生を無くすること
ができる。
【図面の簡単な説明】
第１図は本発明の詳細な説明する断面図で同図（Ａ）は
溶着処理前の状態、同図（Ｂ）は溶着処理後の状態、 第２図は従来の装着状態を示す断面図、である。 図において、 １．７は半導体デツプ、　２．５はバンブ、３は半田ボ
ール、　　　　　４は半田バンプ、５はセラミック基板
、 である。

Claims (1)

    【特許請求の範囲】
  1. フリップチップタイプの半導体素子において該素子のバ
    ンプ部が半田ボールを除き耐熱性絶縁層で被覆して形成
    してあり、該バンプ部を絶縁基板上にパターン生成して
    ある導体回路のバンプ部に位置あわせし、加熱融着する
    ことを特徴とする半導体素子の接続方法。
JP26921984A 1984-12-20 1984-12-20 半導体素子の接続方法 Pending JPS61145838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26921984A JPS61145838A (ja) 1984-12-20 1984-12-20 半導体素子の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26921984A JPS61145838A (ja) 1984-12-20 1984-12-20 半導体素子の接続方法

Publications (1)

Publication Number Publication Date
JPS61145838A true JPS61145838A (ja) 1986-07-03

Family

ID=17469325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26921984A Pending JPS61145838A (ja) 1984-12-20 1984-12-20 半導体素子の接続方法

Country Status (1)

Country Link
JP (1) JPS61145838A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111279A (en) * 1989-08-28 1992-05-05 Lsi Logic Corp. Apparatus for isolation of flux materials in "flip-chip" manufacturing
FR2673063A1 (fr) * 1990-10-25 1992-08-21 Cts Corp Circuits a montage en surface tout en ceramique et procede de realisation de tels circuits.
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5311060A (en) * 1989-12-19 1994-05-10 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827757B1 (ja) * 1969-02-01 1973-08-25
JPS5643748A (en) * 1979-09-17 1981-04-22 Seiko Instr & Electronics Ltd Mounting structure for ic
JPS5645050A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Thin film integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827757B1 (ja) * 1969-02-01 1973-08-25
JPS5643748A (en) * 1979-09-17 1981-04-22 Seiko Instr & Electronics Ltd Mounting structure for ic
JPS5645050A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Thin film integrated circuit

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5168346A (en) * 1989-08-28 1992-12-01 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5111279A (en) * 1989-08-28 1992-05-05 Lsi Logic Corp. Apparatus for isolation of flux materials in "flip-chip" manufacturing
US5347162A (en) * 1989-08-28 1994-09-13 Lsi Logic Corporation Preformed planar structures employing embedded conductors
US5410805A (en) * 1989-08-28 1995-05-02 Lsi Logic Corporation Method and apparatus for isolation of flux materials in "flip-chip" manufacturing
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
US5311060A (en) * 1989-12-19 1994-05-10 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
FR2673063A1 (fr) * 1990-10-25 1992-08-21 Cts Corp Circuits a montage en surface tout en ceramique et procede de realisation de tels circuits.
US5249098A (en) * 1991-08-22 1993-09-28 Lsi Logic Corporation Semiconductor device package with solder bump electrical connections on an external surface of the package
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5453583A (en) * 1993-05-05 1995-09-26 Lsi Logic Corporation Interior bond pad arrangements for alleviating thermal stresses
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6452260B1 (en) 1997-09-02 2002-09-17 Silicon Light Machines Electrical interface to integrated circuit device having high density I/O count
US6785001B2 (en) 2001-08-21 2004-08-31 Silicon Light Machines, Inc. Method and apparatus for measuring wavelength jitter of light signal
US6839479B2 (en) 2002-05-29 2005-01-04 Silicon Light Machines Corporation Optical switch
US7046420B1 (en) 2003-02-28 2006-05-16 Silicon Light Machines Corporation MEM micro-structures and methods of making the same
JP5428339B2 (ja) * 2007-10-26 2014-02-26 東レ株式会社 平面アンテナおよびその製造方法

Similar Documents

Publication Publication Date Title
JPS61145838A (ja) 半導体素子の接続方法
US6596560B1 (en) Method of making wafer level packaging and chip structure
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
US6015652A (en) Manufacture of flip-chip device
US5367765A (en) Method of fabricating integrated circuit chip package
JP3285919B2 (ja) 半導体装置
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JPH07161919A (ja) 半導体装置およびその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH0254945A (ja) 電子部品
JPH02251145A (ja) 突起電極形成方法
EP0475223B1 (en) Method of fabricating integrated circuit chip package
JP2001257210A (ja) 半導体集積回路装置
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
JP2980402B2 (ja) 回路部品搭載用中間基板の製造法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JPH10294318A (ja) 電子部品
JPH06169031A (ja) 半導体装置及びその製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
JPH1079403A (ja) 半導体装置及びその製造方法
JPH0439231B2 (ja)
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH0685010A (ja) マルチチップモジュール
JP2597809B2 (ja) 半導体装置の製造方法
JP2705387B2 (ja) 集積回路チップパッケージの製造方法