JP2705387B2 - 集積回路チップパッケージの製造方法 - Google Patents
集積回路チップパッケージの製造方法Info
- Publication number
- JP2705387B2 JP2705387B2 JP21492991A JP21492991A JP2705387B2 JP 2705387 B2 JP2705387 B2 JP 2705387B2 JP 21492991 A JP21492991 A JP 21492991A JP 21492991 A JP21492991 A JP 21492991A JP 2705387 B2 JP2705387 B2 JP 2705387B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal
- manufacturing
- circuit board
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は集積回路（ＩＣ）チッ
プパッケージの製造方法、特にフリップチップ相互接続
によるマルチチップモジュールの製造方法に関する。
プパッケージの製造方法、特にフリップチップ相互接続
によるマルチチップモジュールの製造方法に関する。
【０００２】
【従来の技術】電子回路の高密度化の手段としてプリン
ト配線板（ＰＣＢ）が長年にわたり使われてきた。ＰＣ
Ｂには多数のＩＣデバイス（ＬＳＩ、ＶＬＳＩ等を含
む）が他の回路素子とともに取り付けられ、それらＩＣ
デバイスと回路素子との間の相互配線および外部回路と
の間の接続がそのＰＣＢ上のプリント配線やコネクタ等
によって形成される。それらＩＣデバイスの各々は、通
常１つのＩＣチップを個別的に気密封止したシングルチ
ップパッケージ構造を備えている。従って、電子回路の
密度を高めるにはＰＣＢ上の配線の密度を高めてできる
だけ多くのシングルチップＩＣデバイスをそのＰＣＢ上
に搭載できるようにする必要がある。しかし、個々のＩ
Ｃデバイスは一定の大きさをもちまたＰＣＢ配線の幅に
も下限があるので高密度化にも限界がある。従って、Ｐ
ＣＢベースの装置は小型化が難しい。また、ＰＣＢベー
スの装置では個々のＩＣデバイスで発生する熱の放散が
困難である。さらに、装置内の信号経路の短縮化が困難
であるため、その装置で処理可能な信号のビットレート
の上限が低い。
ト配線板（ＰＣＢ）が長年にわたり使われてきた。ＰＣ
Ｂには多数のＩＣデバイス（ＬＳＩ、ＶＬＳＩ等を含
む）が他の回路素子とともに取り付けられ、それらＩＣ
デバイスと回路素子との間の相互配線および外部回路と
の間の接続がそのＰＣＢ上のプリント配線やコネクタ等
によって形成される。それらＩＣデバイスの各々は、通
常１つのＩＣチップを個別的に気密封止したシングルチ
ップパッケージ構造を備えている。従って、電子回路の
密度を高めるにはＰＣＢ上の配線の密度を高めてできる
だけ多くのシングルチップＩＣデバイスをそのＰＣＢ上
に搭載できるようにする必要がある。しかし、個々のＩ
Ｃデバイスは一定の大きさをもちまたＰＣＢ配線の幅に
も下限があるので高密度化にも限界がある。従って、Ｐ
ＣＢベースの装置は小型化が難しい。また、ＰＣＢベー
スの装置では個々のＩＣデバイスで発生する熱の放散が
困難である。さらに、装置内の信号経路の短縮化が困難
であるため、その装置で処理可能な信号のビットレート
の上限が低い。
【０００３】これらの問題を解決する手段として、多層
配線を施したセラミック基板とこの基板の表面に取り付
けられそれら配線にそれぞれ電気的に接続された複数の
ＩＣチップとを備えるマルチチップＩＣパッケージが提
案された。この種のセラミック基板ベースのマルチチッ
プＩＣパッケージでは、小型化、信頼性の改善、信号経
路の短縮化は達成できるものの、熱放散の問題がセラミ
ック基板の不十分な熱伝導度のために十分に解消できな
いだけでなく、ＩＣチップとセラミック基板との熱膨張
係数の差に起因するＩＣチップの破壊が起こる。
配線を施したセラミック基板とこの基板の表面に取り付
けられそれら配線にそれぞれ電気的に接続された複数の
ＩＣチップとを備えるマルチチップＩＣパッケージが提
案された。この種のセラミック基板ベースのマルチチッ
プＩＣパッケージでは、小型化、信頼性の改善、信号経
路の短縮化は達成できるものの、熱放散の問題がセラミ
ック基板の不十分な熱伝導度のために十分に解消できな
いだけでなく、ＩＣチップとセラミック基板との熱膨張
係数の差に起因するＩＣチップの破壊が起こる。
【０００４】そこで、このセラミック基板の代りにシリ
コン基板を用いる提案がなされている。シリコンによる
配線基板を用いれば、基板の熱伝導度は十分に高いので
熱放散は容易になる。また、上記熱膨張係数の差の問題
が解消できるだけでなく、ＩＣチップ製造のためにこれ
まで蓄積されてきた技術、すなわちリソグラフィー技
術、層間配線技術等をシリコン回路基板加工にそのまま
利用できるので利点が多い。さらに、マルチチップ化の
ためにシリコン回路基板に取り付けるべきＩＣチップの
各々は拡散工程の後の検査工程を経てきているので、マ
ルチチップモジュールに組み上げた後の最終製品の信頼
性はそれだけ高くなる。また、回路基板に取り付けるべ
きＩＣチップはＭＯＳＩＣチップとバイポーラＩＣチッ
プとの組み合わせ、ＭＯＳＩＣチップと化合物半導体Ｉ
Ｃチップとの組み合わせなど、柔軟に選択できる（以上
述べてきた従来技術の概括的記述については、ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｏｎｅｎ
ｔｓ、Ｈｙｂｒｉｄｓ、ａｎｄ Ｍａｎｕｆａｃｔｕｒ
ｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ誌 Ｖｏｌ．１２、Ｎ
ｏ．２（Ｊｕｎｅ １９８９） Ｐ．１７０−１７９記
載のＪｏｈｎＫ．Ｈａｇｇｅ著の論文“Ｕｌｔｒａ−Ｒ
ｅｌｉａｂｌｅ ＰａｃｋａｇｉｎｇｆｏｒＳｉｌｉｃ
ｏｎ−ｏｎ−Ｓｉｌｉｃｏｎ ＷＳＩ”参照）。
コン基板を用いる提案がなされている。シリコンによる
配線基板を用いれば、基板の熱伝導度は十分に高いので
熱放散は容易になる。また、上記熱膨張係数の差の問題
が解消できるだけでなく、ＩＣチップ製造のためにこれ
まで蓄積されてきた技術、すなわちリソグラフィー技
術、層間配線技術等をシリコン回路基板加工にそのまま
利用できるので利点が多い。さらに、マルチチップ化の
ためにシリコン回路基板に取り付けるべきＩＣチップの
各々は拡散工程の後の検査工程を経てきているので、マ
ルチチップモジュールに組み上げた後の最終製品の信頼
性はそれだけ高くなる。また、回路基板に取り付けるべ
きＩＣチップはＭＯＳＩＣチップとバイポーラＩＣチッ
プとの組み合わせ、ＭＯＳＩＣチップと化合物半導体Ｉ
Ｃチップとの組み合わせなど、柔軟に選択できる（以上
述べてきた従来技術の概括的記述については、ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｏｍｐｏｎｅｎ
ｔｓ、Ｈｙｂｒｉｄｓ、ａｎｄ Ｍａｎｕｆａｃｔｕｒ
ｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ誌 Ｖｏｌ．１２、Ｎ
ｏ．２（Ｊｕｎｅ １９８９） Ｐ．１７０−１７９記
載のＪｏｈｎＫ．Ｈａｇｇｅ著の論文“Ｕｌｔｒａ−Ｒ
ｅｌｉａｂｌｅ ＰａｃｋａｇｉｎｇｆｏｒＳｉｌｉｃ
ｏｎ−ｏｎ−Ｓｉｌｉｃｏｎ ＷＳＩ”参照）。
【０００５】上記熱放散をより効率的にするために通常
採られる手法は、シリコン回路基板のＩＣチップ搭載面
からみて裏側の面にヒートシンクなどの部材を接着樹脂
などで密着させる手法である。この手法を採った場合
は、複数のＩＣチップで発生した熱をシリコン回路基板
を経てヒートシンクに導くこととなり、熱放散効果が十
分でない。特にＩＣチップとシリコン回路基板との間に
空隙を残した構造のマルチチップモジュールでは、熱放
散の効果が不十分になりやすい。
採られる手法は、シリコン回路基板のＩＣチップ搭載面
からみて裏側の面にヒートシンクなどの部材を接着樹脂
などで密着させる手法である。この手法を採った場合
は、複数のＩＣチップで発生した熱をシリコン回路基板
を経てヒートシンクに導くこととなり、熱放散効果が十
分でない。特にＩＣチップとシリコン回路基板との間に
空隙を残した構造のマルチチップモジュールでは、熱放
散の効果が不十分になりやすい。
【０００６】シリコン回路基板に複数のＩＣチップをフ
リップチップ相互接続などによりフェースダウン形式で
取り付け、それらチップの裏側にヒートシンク部材を密
着配置したマルチチップモジュールの構成は熱放散に最
も適している。しかし、熱放散効果を確保するには、フ
ェースダウン形式でシリコン回路基板に取り付けた複数
のＩＣチップの上記裏面が同一平面上にあって、ＩＣチ
ップの各々の上記裏面とヒートシンク部材との密着が保
たれなければならない。すなわち、複数のＩＣチップの
各々が厚み方向に一様の間隔を保ってシリコン回路基板
に固定される必要がある。上記厚み方向間隔のばらつき
やＩＣチップの傾きなどによりこの条件が満たされない
場合は、ヒートシンク部材とＩＣチップの間に空隙が残
り、両者間の熱伝導に支障が生じ、熱放散が損なわれ
る。
リップチップ相互接続などによりフェースダウン形式で
取り付け、それらチップの裏側にヒートシンク部材を密
着配置したマルチチップモジュールの構成は熱放散に最
も適している。しかし、熱放散効果を確保するには、フ
ェースダウン形式でシリコン回路基板に取り付けた複数
のＩＣチップの上記裏面が同一平面上にあって、ＩＣチ
ップの各々の上記裏面とヒートシンク部材との密着が保
たれなければならない。すなわち、複数のＩＣチップの
各々が厚み方向に一様の間隔を保ってシリコン回路基板
に固定される必要がある。上記厚み方向間隔のばらつき
やＩＣチップの傾きなどによりこの条件が満たされない
場合は、ヒートシンク部材とＩＣチップの間に空隙が残
り、両者間の熱伝導に支障が生じ、熱放散が損なわれ
る。
【０００７】複数のＩＣチップを一様な厚み方向間隔を
保ってシリコン回路基板に固定するために従来採られた
手法は、ＩＣチップ側、回路基板側、または両方に設け
たフリップチップ相互接続のための金属バンプを利用し
ている（１９８８年６月１３日発行の特開昭６３−１４
１３５６号公報参照）。従来の製造方法によると、図４
（ａ），（ｂ）の工程断面図に示すように、ＩＣチップ
２の表面にＳｉＯ2 、ＳｉＮなどの無機系絶縁膜１４の
膜厚よりも大きい高さのＣｕあるいはＡｕから成る金属
バンプ３を形成する。一方、シリコン回路基板１の表面
を覆うＳｉＯ2 、ＳｉＮなどの無機系絶縁膜１４の上記
ＩＣチップ２のバンプ３と対応する位置にそれぞれ設け
た穴にＳｎ、Ｐｂ、Ｉｎなどからなる半田用金属４Ａを
配置し、上記バンプ３と上記穴とが目合わせされた状態
でその半田４Ａを溶融するとともに接着樹脂７を介して
ＩＣチップ２をシリコン回路基板１に取り付ける。その
際、ＩＣチップ２とシリコン回路基板１との間の間隔を
実質的に規定するものは上記金属バンプ３であり、半田
４Ａはこのバンプ３の高さのばらつきを吸収することに
よってＩＣチップ−シリコン回路基板間の間隔の微調整
に寄与する。しかし、上記絶縁膜１４は２μｍ以上厚く
形成することは極めて難しく、従ってバンプ高さのばら
つきを吸収するための半田４Ａの逃げ部となる空隙１６
がほとんど得られないのが実状であり、たとえ得られた
としても空気が密閉された状態は好ましいものではな
い。
保ってシリコン回路基板に固定するために従来採られた
手法は、ＩＣチップ側、回路基板側、または両方に設け
たフリップチップ相互接続のための金属バンプを利用し
ている（１９８８年６月１３日発行の特開昭６３−１４
１３５６号公報参照）。従来の製造方法によると、図４
（ａ），（ｂ）の工程断面図に示すように、ＩＣチップ
２の表面にＳｉＯ2 、ＳｉＮなどの無機系絶縁膜１４の
膜厚よりも大きい高さのＣｕあるいはＡｕから成る金属
バンプ３を形成する。一方、シリコン回路基板１の表面
を覆うＳｉＯ2 、ＳｉＮなどの無機系絶縁膜１４の上記
ＩＣチップ２のバンプ３と対応する位置にそれぞれ設け
た穴にＳｎ、Ｐｂ、Ｉｎなどからなる半田用金属４Ａを
配置し、上記バンプ３と上記穴とが目合わせされた状態
でその半田４Ａを溶融するとともに接着樹脂７を介して
ＩＣチップ２をシリコン回路基板１に取り付ける。その
際、ＩＣチップ２とシリコン回路基板１との間の間隔を
実質的に規定するものは上記金属バンプ３であり、半田
４Ａはこのバンプ３の高さのばらつきを吸収することに
よってＩＣチップ−シリコン回路基板間の間隔の微調整
に寄与する。しかし、上記絶縁膜１４は２μｍ以上厚く
形成することは極めて難しく、従ってバンプ高さのばら
つきを吸収するための半田４Ａの逃げ部となる空隙１６
がほとんど得られないのが実状であり、たとえ得られた
としても空気が密閉された状態は好ましいものではな
い。
【０００８】半田による固定方法の代りに、光硬化性樹
脂の光照射による収縮作用を用いてＩＣチップとシリコ
ン回路基板との間の電気的接続を行う提案がなされてい
る（１９８９年、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｅｃ
ｈｎｏｌｏｇｙシンポジウム論文集Ｐ．４７以下記載の
Ｒ．Ｈａｒａｄａほか著の論文「Ａｐｌｉｃａｔｉｏｎ
ｓ ｏｆ Ｎｅｗ Ａｓｓｅｍｂｌｙ Ｍｅｔｈｏｄ
“Ｍｉｃｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏ
ｄ”」参照）。この手法による場合も、ＩＣチップとシ
リコン回路基板との間の間隔を規定するものはＩＣチッ
プおよびシリコン回路基板の各々に設けたＡｕからなる
金属バンプの高さの和であり、それら金属バンプが目合
わせされた状態で電気的接触を保つように上記光硬化性
樹脂が使われている。上述の構成から明らかなとおり、
この従来技術の製造方法では、接着用の樹脂が光の照射
を受けて硬化した後はチップと基板間の間隔を微調整で
きない。
脂の光照射による収縮作用を用いてＩＣチップとシリコ
ン回路基板との間の電気的接続を行う提案がなされてい
る（１９８９年、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎｉｃ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｅｃ
ｈｎｏｌｏｇｙシンポジウム論文集Ｐ．４７以下記載の
Ｒ．Ｈａｒａｄａほか著の論文「Ａｐｌｉｃａｔｉｏｎ
ｓ ｏｆ Ｎｅｗ Ａｓｓｅｍｂｌｙ Ｍｅｔｈｏｄ
“Ｍｉｃｒｏ Ｂｕｍｐ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏ
ｄ”」参照）。この手法による場合も、ＩＣチップとシ
リコン回路基板との間の間隔を規定するものはＩＣチッ
プおよびシリコン回路基板の各々に設けたＡｕからなる
金属バンプの高さの和であり、それら金属バンプが目合
わせされた状態で電気的接触を保つように上記光硬化性
樹脂が使われている。上述の構成から明らかなとおり、
この従来技術の製造方法では、接着用の樹脂が光の照射
を受けて硬化した後はチップと基板間の間隔を微調整で
きない。
【発明が解決しようとする課題】先に挙げた特開昭６３
−１４１３５６号公報記載の従来技術は、ＩＣチップと
シリコン回路基板間の間隔を回路基板表面の絶縁膜の穴
に配置した半田で微調整できる点において他の従来技術
よりも改善が進んでいる。しかし、その微調整はＩＣチ
ップ側の金属バンプがシリコン回路基板側の穴にはめ合
わされる際に、その穴の中の半田の液面と穴の側面と上
記金属バンプの基底部とで中空筒状の空隙を形成する。
この空隙に閉じ込められた空気はマルチチップモジュー
ルの組立完成後の温度上昇などによって膨張し、上記空
間を形成する上記部材に歪みを与え、極端な場合はこれ
ら部材の一部を破壊する。さらに、この従来技術では半
田の溶融によるＩＣチップの接続、固定は一工程で行わ
れ、一旦固定された後は一部ＩＣチップに欠陥が発見さ
れてもその欠陥チップだけを選択的に良品と交換するこ
とは困難である。
−１４１３５６号公報記載の従来技術は、ＩＣチップと
シリコン回路基板間の間隔を回路基板表面の絶縁膜の穴
に配置した半田で微調整できる点において他の従来技術
よりも改善が進んでいる。しかし、その微調整はＩＣチ
ップ側の金属バンプがシリコン回路基板側の穴にはめ合
わされる際に、その穴の中の半田の液面と穴の側面と上
記金属バンプの基底部とで中空筒状の空隙を形成する。
この空隙に閉じ込められた空気はマルチチップモジュー
ルの組立完成後の温度上昇などによって膨張し、上記空
間を形成する上記部材に歪みを与え、極端な場合はこれ
ら部材の一部を破壊する。さらに、この従来技術では半
田の溶融によるＩＣチップの接続、固定は一工程で行わ
れ、一旦固定された後は一部ＩＣチップに欠陥が発見さ
れてもその欠陥チップだけを選択的に良品と交換するこ
とは困難である。
【０００９】従って、この発明の目的は、複数のＩＣチ
ップをフリップチップ相互接続により一つのシリコン回
路基板に取り付けたマルチチップモジュールであって、
上記ＩＣチップの各々とシリコン回路基板との厚み方向
の間隔の調整を上記空隙の形成を伴うことなく達成でき
るマルチチップモジュールの製造方法を提供することで
ある。
ップをフリップチップ相互接続により一つのシリコン回
路基板に取り付けたマルチチップモジュールであって、
上記ＩＣチップの各々とシリコン回路基板との厚み方向
の間隔の調整を上記空隙の形成を伴うことなく達成でき
るマルチチップモジュールの製造方法を提供することで
ある。
【００１０】この発明のもう一つの目的は、複数のＩＣ
チップをフリップチップ相互接続により一つのシリコン
回路基板に取り付けたマルチチップモジュールであっ
て、上記ＩＣチップの各々を仮止め状態にしてそのモジ
ュールの電気的諸特性の検査を行い、欠陥の発見された
チップのみを交換した後本止め状態にできるマルチチッ
プモジュールの製造方法を提供することである。
チップをフリップチップ相互接続により一つのシリコン
回路基板に取り付けたマルチチップモジュールであっ
て、上記ＩＣチップの各々を仮止め状態にしてそのモジ
ュールの電気的諸特性の検査を行い、欠陥の発見された
チップのみを交換した後本止め状態にできるマルチチッ
プモジュールの製造方法を提供することである。
【課題を解決するための手段】この発明は、各々が一つ
の表面に複数個の所定の不純物拡散領域を備えるととも
にその一つの表面にそれぞれ形成されそれら不純物拡散
領域と選択的に電気的にそれぞれ接続された複数個の金
属バンプを備えた複数個のＩＣチップを、所定の配線パ
ターンを表面の少なくとも一部に含む１枚の平らなシリ
コン回路基板にフリップチップ相互接続により前記金属
バンプを介して電気的に接続してマルチチップモジュー
ルを形成する集積回路チップパッケージの製造方法にお
いて、前記ＩＣチップの前記一つの表面に有機系絶縁材
料からなる第１の厚さの第１の平坦な膜を形成する工程
と、この膜の予め定められた位置で前記一つの表面に達
する複数の穴を形成しそれら穴を通じて前記金属バンプ
を形成する工程と、前記シリコン回路基板の表面に有機
系絶縁材料からなる第２の厚さの第２の平坦な膜を形成
する工程と、前記第１の膜の穴の壁面に不連続な部分を
設ける工程と、前記ＩＣチップの前記金属バンプと相対
する位置において前記シリコン回路基板の表面に達する
複数の穴を設ける工程と、これら複数の穴の各々に半田
用金属を充填する工程と、前記第１および第２の膜の少
なくとも一方に熱硬化性の有機系絶縁材料からなる接着
樹脂を塗布する工程と、前記金属バンプが前記シリコン
回路基板の前記穴に目合わせされた状態で前記シリコン
回路基板を加熱して前記半田用金属を溶融させるととも
に前記接着樹脂を硬化させる工程とを含む集積回路チッ
プパッケージの製造方法にある。
の表面に複数個の所定の不純物拡散領域を備えるととも
にその一つの表面にそれぞれ形成されそれら不純物拡散
領域と選択的に電気的にそれぞれ接続された複数個の金
属バンプを備えた複数個のＩＣチップを、所定の配線パ
ターンを表面の少なくとも一部に含む１枚の平らなシリ
コン回路基板にフリップチップ相互接続により前記金属
バンプを介して電気的に接続してマルチチップモジュー
ルを形成する集積回路チップパッケージの製造方法にお
いて、前記ＩＣチップの前記一つの表面に有機系絶縁材
料からなる第１の厚さの第１の平坦な膜を形成する工程
と、この膜の予め定められた位置で前記一つの表面に達
する複数の穴を形成しそれら穴を通じて前記金属バンプ
を形成する工程と、前記シリコン回路基板の表面に有機
系絶縁材料からなる第２の厚さの第２の平坦な膜を形成
する工程と、前記第１の膜の穴の壁面に不連続な部分を
設ける工程と、前記ＩＣチップの前記金属バンプと相対
する位置において前記シリコン回路基板の表面に達する
複数の穴を設ける工程と、これら複数の穴の各々に半田
用金属を充填する工程と、前記第１および第２の膜の少
なくとも一方に熱硬化性の有機系絶縁材料からなる接着
樹脂を塗布する工程と、前記金属バンプが前記シリコン
回路基板の前記穴に目合わせされた状態で前記シリコン
回路基板を加熱して前記半田用金属を溶融させるととも
に前記接着樹脂を硬化させる工程とを含む集積回路チッ
プパッケージの製造方法にある。
【００１１】また、この発明は、前記第１および第２の
膜を形成する前記有機系絶縁膜がいずれも熱硬化工程を
経たポリイミドであり、前記塗布工程における前記接着
樹脂が熱硬化工程を経る前のポリイミドである集積回路
チップパッケージの製造方法にある。
膜を形成する前記有機系絶縁膜がいずれも熱硬化工程を
経たポリイミドであり、前記塗布工程における前記接着
樹脂が熱硬化工程を経る前のポリイミドである集積回路
チップパッケージの製造方法にある。
【００１２】また、この発明は、前記第１の膜が前記第
２の膜よりも薄いことを特徴とする集積回路チップパッ
ケージの製造方法にある。
２の膜よりも薄いことを特徴とする集積回路チップパッ
ケージの製造方法にある。
【００１３】また、この発明は、前記半田用金属を前記
穴に充填する工程が融点の比較的高い金属を充填する第
１の工程と、融点の比較的低い金属を充填する第２の工
程とからなる集積回路チップパッケージの製造方法にあ
る。
穴に充填する工程が融点の比較的高い金属を充填する第
１の工程と、融点の比較的低い金属を充填する第２の工
程とからなる集積回路チップパッケージの製造方法にあ
る。
【００１４】また、この発明は、前記第１および第２の
膜の厚さの和を金属バンプの高さよりも大きくした集積
回路チップパッケージの製造方法にある。
膜の厚さの和を金属バンプの高さよりも大きくした集積
回路チップパッケージの製造方法にある。
【００１５】また、この発明は、前記複数のＩＣチップ
の前記一つの面の裏側の面にその面と密着する熱伝導体
の面を有するヒートシンク部材を配置する工程をさらに
備える集積回路チップパッケージの製造方法にある。
の前記一つの面の裏側の面にその面と密着する熱伝導体
の面を有するヒートシンク部材を配置する工程をさらに
備える集積回路チップパッケージの製造方法にある。
【００１６】また、この発明は、前記ヒートシンク部材
の前記配置工程に先立って前記裏側の面にサーマルグリ
ースを塗布する工程をさらに備える集積回路チップパッ
ケージの製造方法にある。
の前記配置工程に先立って前記裏側の面にサーマルグリ
ースを塗布する工程をさらに備える集積回路チップパッ
ケージの製造方法にある。
【００１７】さらに、この発明は、前記半田用金属を溶
融する工程が前記比較的低い融点の金属を溶融する予備
加熱工程と前記比較的高い融点の金属をも溶融する本加
熱工程とからなり、前記予備加熱工程の終了した段階で
前記マルチチップモジュールの電気的接続関係を検査で
きることを特徴とする集積回路チップパッケージの製造
方法にある。
融する工程が前記比較的低い融点の金属を溶融する予備
加熱工程と前記比較的高い融点の金属をも溶融する本加
熱工程とからなり、前記予備加熱工程の終了した段階で
前記マルチチップモジュールの電気的接続関係を検査で
きることを特徴とする集積回路チップパッケージの製造
方法にある。
【００１８】
【実施例】以下に述べる実施例は高速データ処理用エン
ジニアリングワークステーション（ＥＷＳ）向けに設計
された３個のマイクロプロセッサを備えたマルチチップ
モジュールを対象としている。しかし、この発明の製造
方法が一般のマルチチップモジュールの製造に適用でき
ることは当業者には明らかであろう。
ジニアリングワークステーション（ＥＷＳ）向けに設計
された３個のマイクロプロセッサを備えたマルチチップ
モジュールを対象としている。しかし、この発明の製造
方法が一般のマルチチップモジュールの製造に適用でき
ることは当業者には明らかであろう。
【００１９】本発明の方法により製造されたＩＣマルチ
チップモジュールの縦断面図を示す図１を参照すると、
このモジュールは、１枚のシリコン回路基板１と、この
基板１の表面にフェースダウン形式で取り付けた３個の
ＩＣチップ２と、これらＩＣチップ２の裏面にサーマル
グリース１２を挟んで取り付けた放熱フィン１３とを備
える。回路基板１の周辺部には接続パッド８を形成し、
このモジュールを搭載するＰＣＢ９の上の接続パッド１
０との間のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）用のリード線１１による電気的接続に備
えている。
チップモジュールの縦断面図を示す図１を参照すると、
このモジュールは、１枚のシリコン回路基板１と、この
基板１の表面にフェースダウン形式で取り付けた３個の
ＩＣチップ２と、これらＩＣチップ２の裏面にサーマル
グリース１２を挟んで取り付けた放熱フィン１３とを備
える。回路基板１の周辺部には接続パッド８を形成し、
このモジュールを搭載するＰＣＢ９の上の接続パッド１
０との間のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）用のリード線１１による電気的接続に備
えている。
【００２０】図２（ａ）から（ｃ）を併せ参照すると、
ＩＣチップ２の各々は所要の拡散ほか加工工程を経たマ
イクロプロセッサチップの完成品であり、１０ｍｍ角の
大きさを有しその表面に第１の厚さの有機系絶縁材料の
膜５を形成し、その膜５をフォトレジスト膜によるパタ
ーニングを含む選択的エッチングにかけて、所望の位置
でチップ２の表面に達する穴を形成する。それら穴の各
々に厚さ０．１乃至０．３μｍのチタン（Ｔｉ）または
クロム（Ｃｒ）等の金属の層３ｂを蒸着により形成し、
さらにそれら金属層の上に金（Ａｕ）や銅（Ｃｕ）など
の金属の層３ａを形成し金属バンプ３とする。金属バン
プ３はめっき法により形成し、高さが５から２０μｍ、
基底サイズが５から３０μｍ角の金（Ａｕ）バンプであ
る。上記工程において、膜５は熱硬化処理前の液状のポ
リイミドをＩＣチップ２の表面にスピンコート法で塗布
したのち４００乃至４５０℃まで加熱して硬化させて形
成する。膜５の厚さ、すなわち上記第１の厚さは５μｍ
に選んである。このＩＣチップ２の構造を図３（ａ）の
チップ表面の平面図およびそのＡ−Ａ断面図である同図
（ｂ）に示す。すなわち膜５の穴壁に不連続部分を設
け、空気の逃げ道を形成している。
ＩＣチップ２の各々は所要の拡散ほか加工工程を経たマ
イクロプロセッサチップの完成品であり、１０ｍｍ角の
大きさを有しその表面に第１の厚さの有機系絶縁材料の
膜５を形成し、その膜５をフォトレジスト膜によるパタ
ーニングを含む選択的エッチングにかけて、所望の位置
でチップ２の表面に達する穴を形成する。それら穴の各
々に厚さ０．１乃至０．３μｍのチタン（Ｔｉ）または
クロム（Ｃｒ）等の金属の層３ｂを蒸着により形成し、
さらにそれら金属層の上に金（Ａｕ）や銅（Ｃｕ）など
の金属の層３ａを形成し金属バンプ３とする。金属バン
プ３はめっき法により形成し、高さが５から２０μｍ、
基底サイズが５から３０μｍ角の金（Ａｕ）バンプであ
る。上記工程において、膜５は熱硬化処理前の液状のポ
リイミドをＩＣチップ２の表面にスピンコート法で塗布
したのち４００乃至４５０℃まで加熱して硬化させて形
成する。膜５の厚さ、すなわち上記第１の厚さは５μｍ
に選んである。このＩＣチップ２の構造を図３（ａ）の
チップ表面の平面図およびそのＡ−Ａ断面図である同図
（ｂ）に示す。すなわち膜５の穴壁に不連続部分を設
け、空気の逃げ道を形成している。
【００２１】一方、図２を引続き参照するとシリコン回
路基板１の表面には、まず二酸化シリコン（ＳｉＯ2 ）
のみ又は二酸化シリコンと窒化シリコン（ＳｉＮ）とか
らなる無機絶縁膜１４が酸化工程または蒸着工程により
０．５乃至２．０μｍの厚さに形成され、その表面に所
望の形状の銅（Ｃｕ）、金（Ａｕ）またはアルミニウム
（Ａｌ）の基板配線層１５が形成される。さらに、３層
乃至５層の多層配線層６ａ（図２では簡略化のために２
つの配線層が示してある）を内包する第２の厚さの有機
系絶縁材料の膜６が上記配線層１５および膜１４を覆っ
て形成される。この有機系絶縁材料の膜６は、上記ＩＣ
チップ２の膜５と同様にスピンコート法で形成したポリ
イミド層を層間絶縁膜とし、銅（Ｃｕ）、アルミニウム
（Ａｌ）等を配線層とした各層の厚さ１５乃至２０μｍ
の積層体を加熱工程にかけてポリイミドを熱硬化させて
形成する。ここで用いたシリコン回路基板１の大きさ
は、５０ｍｍ角で厚さは０．５ｍｍのものを使用した。
路基板１の表面には、まず二酸化シリコン（ＳｉＯ2 ）
のみ又は二酸化シリコンと窒化シリコン（ＳｉＮ）とか
らなる無機絶縁膜１４が酸化工程または蒸着工程により
０．５乃至２．０μｍの厚さに形成され、その表面に所
望の形状の銅（Ｃｕ）、金（Ａｕ）またはアルミニウム
（Ａｌ）の基板配線層１５が形成される。さらに、３層
乃至５層の多層配線層６ａ（図２では簡略化のために２
つの配線層が示してある）を内包する第２の厚さの有機
系絶縁材料の膜６が上記配線層１５および膜１４を覆っ
て形成される。この有機系絶縁材料の膜６は、上記ＩＣ
チップ２の膜５と同様にスピンコート法で形成したポリ
イミド層を層間絶縁膜とし、銅（Ｃｕ）、アルミニウム
（Ａｌ）等を配線層とした各層の厚さ１５乃至２０μｍ
の積層体を加熱工程にかけてポリイミドを熱硬化させて
形成する。ここで用いたシリコン回路基板１の大きさ
は、５０ｍｍ角で厚さは０．５ｍｍのものを使用した。
【００２２】次に、絶縁膜６の所定の位置、すなわち上
記ＩＣチップの金属バンプ３と対応する位置で上記基板
配線層１５に達する一辺３０乃至１００μｍの方形の穴
を上記膜５の穴と同様の工程により形成し、この穴に半
田用金属４を充填する。この半田用金属４は基板配線層
１５の表面に直接にめっき法で形成したニッケル（Ｎ
ｉ）の薄い下地層４ｃと、その層４ｃを覆って充填され
た比較的融点の高い金・シリコン（Ａｕ・Ｓｉ）合金ま
たは鉛・錫合金（９５％Ｐｂ／５％Ｓｎ）の高融点層４
ｂと、さらにその層４ｂを覆って充填された融点の低い
インジウム（Ｉｎ）、共晶半田等の低融点層４ａとから
なる。
記ＩＣチップの金属バンプ３と対応する位置で上記基板
配線層１５に達する一辺３０乃至１００μｍの方形の穴
を上記膜５の穴と同様の工程により形成し、この穴に半
田用金属４を充填する。この半田用金属４は基板配線層
１５の表面に直接にめっき法で形成したニッケル（Ｎ
ｉ）の薄い下地層４ｃと、その層４ｃを覆って充填され
た比較的融点の高い金・シリコン（Ａｕ・Ｓｉ）合金ま
たは鉛・錫合金（９５％Ｐｂ／５％Ｓｎ）の高融点層４
ｂと、さらにその層４ｂを覆って充填された融点の低い
インジウム（Ｉｎ）、共晶半田等の低融点層４ａとから
なる。
【００２３】ＩＣチップ２およびシリコン回路基板１に
上述の加工を施したのち、熱硬化前の液状のポリイミド
を膜５および６の片方または両方に薄く均一に塗布し、
金属バンプ３と半田用金属４とを目合わせしてこれらＩ
Ｃチップ２をシリコン回路基板１に押しつけ、その状態
で半田金属の層４ａの融点を少し上まわる温度（半田金
属の層４ｂの融点よりも低い）まで加熱する。その段階
で、測定器の複数のテスト用プローブ（図示していな
い）を複数の接続パッド８にそれぞれ接続させ、各チッ
プ２と回路基板１との間の電気的接続関係をチェックす
る。このチェックの結果、あるＩＣチップ２と回路基板
１との接続関係が所定の状態にないことが検出された場
合は、そのＩＣチップ２を良品と置換することができ
る。上記チェックの結果がＩＣチップ２の全てが所定の
接続関係にあることを示す場合は、ＩＣチップ２の回路
基板１への圧着を維持しつつ半田金属の層４ｂの融点を
越える温度まで加熱を進めて上記薄いポリイミド層であ
る接着樹脂７を熱硬化させるとともに金属バンプ３と半
田用金属４（図２（ｃ）に示したとおり半田金属層４ａ
と４ｂは溶融して単一の半田金属層４ｄになっている）
との電気的接続関係を完全にする。
上述の加工を施したのち、熱硬化前の液状のポリイミド
を膜５および６の片方または両方に薄く均一に塗布し、
金属バンプ３と半田用金属４とを目合わせしてこれらＩ
Ｃチップ２をシリコン回路基板１に押しつけ、その状態
で半田金属の層４ａの融点を少し上まわる温度（半田金
属の層４ｂの融点よりも低い）まで加熱する。その段階
で、測定器の複数のテスト用プローブ（図示していな
い）を複数の接続パッド８にそれぞれ接続させ、各チッ
プ２と回路基板１との間の電気的接続関係をチェックす
る。このチェックの結果、あるＩＣチップ２と回路基板
１との接続関係が所定の状態にないことが検出された場
合は、そのＩＣチップ２を良品と置換することができ
る。上記チェックの結果がＩＣチップ２の全てが所定の
接続関係にあることを示す場合は、ＩＣチップ２の回路
基板１への圧着を維持しつつ半田金属の層４ｂの融点を
越える温度まで加熱を進めて上記薄いポリイミド層であ
る接着樹脂７を熱硬化させるとともに金属バンプ３と半
田用金属４（図２（ｃ）に示したとおり半田金属層４ａ
と４ｂは溶融して単一の半田金属層４ｄになっている）
との電気的接続関係を完全にする。
【００２４】ＩＣチップ２をシリコン回路基板１に圧着
する際は、半田の低融点層４ａは溶融状態にあり接着樹
脂７は軟化状態にあるため、複数のＩＣチップ２を同時
に押圧することによってチップ２の裏面側の平坦度を揃
えることができる。この状態で図１のようにチップ裏面
にサーマルグリース１２を介して放熱フィン１３を載せ
固定する。このように、ＩＣチップ裏面と放熱フィンが
同一水平面上で接着されるため極めて熱放散性が良くな
る。
する際は、半田の低融点層４ａは溶融状態にあり接着樹
脂７は軟化状態にあるため、複数のＩＣチップ２を同時
に押圧することによってチップ２の裏面側の平坦度を揃
えることができる。この状態で図１のようにチップ裏面
にサーマルグリース１２を介して放熱フィン１３を載せ
固定する。このように、ＩＣチップ裏面と放熱フィンが
同一水平面上で接着されるため極めて熱放散性が良くな
る。
【００２５】上記圧着加熱工程において、金属バンプ３
のまわりに、膜５および６の穴の壁で形成された閉じた
空間が生じないように、膜５の上記穴は金属バンプ３の
軸を中心とした円または方形の周方向に少なくとも膜の
表面近傍で不連続な壁面（図示していない）を有する。
これによって、上記閉じた空間に気泡が残留した場合に
生ずる問題、すなわちマルチチップパッケージ組立て後
の温度変化等によりそのパッケージの構成部品に歪みを
与えるという問題を防止できる。
のまわりに、膜５および６の穴の壁で形成された閉じた
空間が生じないように、膜５の上記穴は金属バンプ３の
軸を中心とした円または方形の周方向に少なくとも膜の
表面近傍で不連続な壁面（図示していない）を有する。
これによって、上記閉じた空間に気泡が残留した場合に
生ずる問題、すなわちマルチチップパッケージ組立て後
の温度変化等によりそのパッケージの構成部品に歪みを
与えるという問題を防止できる。
【００２６】本発明を適用できる図１のＩＣマルチチッ
プパッケージにおいて、放熱フィンの代りにそれよりも
冷却効果の優れた放熱ブロック（ステンレス製で内部に
冷却水を流して冷却チャネルを形成している）をサーマ
ルグリースを介して接着することもできる。
プパッケージにおいて、放熱フィンの代りにそれよりも
冷却効果の優れた放熱ブロック（ステンレス製で内部に
冷却水を流して冷却チャネルを形成している）をサーマ
ルグリースを介して接着することもできる。
【００２７】以上述べてきたように、本発明はＩＣチッ
プとシリコン回路基板との間隔の均一性を確保するため
に、ＩＣチップ側および回路基板側に形成した有機系絶
縁膜の厚さで両者間の間隔を規定している。すなわち、
金属バンプの高さをこれら両者の膜の厚さの和よりも小
さく選び、しかも、ＩＣチップ側の金属バンプ対応の有
機系絶縁膜の穴の壁をその金属バンプの軸を中心とする
円または方形の周方向に少なくともその膜の表面近傍で
不連続にしてあるので、金属バンプ周辺の空間が密封さ
れることはない。また回路基板側は有機系絶縁膜を厚く
形成しているため、金属バンプを溶融半田に浸した時の
溶融半田のせり上り量を十分確保できる。このように、
金属バンプ接続用の半田の溶融に伴なう有機系絶縁膜の
閉じられた空隙の形成を回避できるように構成してあ
る。さらに上記半田を比較的低融点の金属と高融点の金
属との二層構造とし、低融点金属層のみを溶融した予備
加熱工程ののち内部の電気的接続関係を検査することも
できる。
プとシリコン回路基板との間隔の均一性を確保するため
に、ＩＣチップ側および回路基板側に形成した有機系絶
縁膜の厚さで両者間の間隔を規定している。すなわち、
金属バンプの高さをこれら両者の膜の厚さの和よりも小
さく選び、しかも、ＩＣチップ側の金属バンプ対応の有
機系絶縁膜の穴の壁をその金属バンプの軸を中心とする
円または方形の周方向に少なくともその膜の表面近傍で
不連続にしてあるので、金属バンプ周辺の空間が密封さ
れることはない。また回路基板側は有機系絶縁膜を厚く
形成しているため、金属バンプを溶融半田に浸した時の
溶融半田のせり上り量を十分確保できる。このように、
金属バンプ接続用の半田の溶融に伴なう有機系絶縁膜の
閉じられた空隙の形成を回避できるように構成してあ
る。さらに上記半田を比較的低融点の金属と高融点の金
属との二層構造とし、低融点金属層のみを溶融した予備
加熱工程ののち内部の電気的接続関係を検査することも
できる。
【００２８】
【発明の効果】従来のこの種のマルチチップモジュール
がＩＣチップとシリコン回路基板との間隔の均一性確保
のためにＩＣチップ側、シリコン回路基板側または両方
に設けた金属バンプを用いているのに対して、本発明で
はＩＣチップ側および回路基板側に形成した有機系絶縁
膜の厚さで両者間の間隔を規定している。すなわち、金
属バンプの高さをこれら両者の膜の厚さの和よりも小さ
く選び、しかも、金属バンプ接続用の半田の溶融に伴う
有機系絶縁膜間の閉じられた空隙の形成を回避できるよ
うに構成してある。さらに上記半田を比較的低融点の金
属と高融点金属との二層構造とし、低融点金属層のみを
溶融した予備加熱工程で前記マルチチップモジュールの
内部の電気的接続関係を検査するように構成することも
できる。
がＩＣチップとシリコン回路基板との間隔の均一性確保
のためにＩＣチップ側、シリコン回路基板側または両方
に設けた金属バンプを用いているのに対して、本発明で
はＩＣチップ側および回路基板側に形成した有機系絶縁
膜の厚さで両者間の間隔を規定している。すなわち、金
属バンプの高さをこれら両者の膜の厚さの和よりも小さ
く選び、しかも、金属バンプ接続用の半田の溶融に伴う
有機系絶縁膜間の閉じられた空隙の形成を回避できるよ
うに構成してある。さらに上記半田を比較的低融点の金
属と高融点金属との二層構造とし、低融点金属層のみを
溶融した予備加熱工程で前記マルチチップモジュールの
内部の電気的接続関係を検査するように構成することも
できる。
【図１】本発明の一実施例を説明するためのＩＣマルチ
チップパッケージの縦断面図である。
チップパッケージの縦断面図である。
【図２】本発明の製造方法の工程を説明するための図１
の一部拡大図で、同図（ａ）〜（ｃ）は工程順を示す断
面図である。
の一部拡大図で、同図（ａ）〜（ｃ）は工程順を示す断
面図である。
【図３】本発明に係るシリコン回路基板に搭載されるＩ
Ｃチップを説明する図で、同図（ａ）は表面の平面図、
同図（ｂ）はそのＡ−Ａ断面図である。
Ｃチップを説明する図で、同図（ａ）は表面の平面図、
同図（ｂ）はそのＡ−Ａ断面図である。
【図４】従来の製造方法を説明する図で、同図（ａ），
（ｂ）はそれぞれ工程断面図である。
（ｂ）はそれぞれ工程断面図である。
１ シリコン回路基板 ２ ＩＣチップ ３ 金属バンプ ３ａ，３ｂ 金属層 ４，４Ａ 半田用金属 ４ａ 低融点層 ４ｂ 高融点層 ４ｃ 下地層 ５，６ 有機系絶縁材料膜 ６ａ 多層配線層 ７ 接着樹脂 ８ 接続パッド ９ ＰＣＢ １０ 接続パッド １１ リード線 １２ サーマルグリース １３ 放熱フィン １４ 無機系絶縁膜 １５ 基板配線層 １６ 空隙
Claims (8)
- 【請求項１】 各々が一つの表面に複数個の所定の不純
物拡散領域を備えるとともにその一つの表面にそれぞれ
形成されそれら不純物拡散領域と選択的に電気的にそれ
ぞれ接続された複数個の金属バンプを備えた複数個のＩ
Ｃチップを、所定の配線パターンを表面の少なくとも一
部に含む一枚の平らなシリコン回路基板にフリップチッ
プ相互接続により前記金属バンプを介して電気的に接続
してマルチチップモジュールを形成する集積回路チップ
パッケージの製造方法において、前記ＩＣチップの前記
一つの表面に有機系絶縁材料からなる第１の厚さの第１
の平坦な膜を形成する工程と、この膜の予め定めた位置
で前記一つの表面に達する複数の穴を形成しそれら穴を
通じて前記金属バンプを形成する工程と、前記シリコン
回路基板の表面に有機系絶縁材料からなる第２の厚さの
第２の平坦な膜を形成する工程と、前記第１の膜の穴の
壁面に不連続な部分を設ける工程と、前記ＩＣチップの
前記金属バンプと相対する位置において前記シリコン回
路基板の表面に達する複数の穴を設ける工程と、これら
複数の穴の各々に半田用金属を充填する工程と、前記第
１および第２の膜の少なくとも一方に熱硬化性の有機系
絶縁材料からなる接着樹脂を塗布する工程と、前記ＩＣ
チップと前記シリコン回路基板とを前記金属バンプが前
記穴に目合わせされた状態で加熱して前記半田用金属を
溶融させるとともに前記接着樹脂を硬化させる工程とを
含むことを特徴とする集積回路チップパッケージの製造
方法。 - 【請求項２】 前記第１および第２の膜を形成する前記
有機系絶縁材料がいずれも熱硬化工程を経たポリイミド
であり、前記塗布工程の接着樹脂が熱硬化工程を経る前
のポリイミドである請求項１記載の集積回路チップパッ
ケージの製造方法。 - 【請求項３】 前記第１の膜が前記第２の膜よりも薄い
ことを特徴とする請求項１または請求項２記載の集積回
路チップパッケージの製造方法。 - 【請求項４】 前記半田用金属を前記穴に充填する工程
が融点の比較的高い金属を充填する第１の工程と、融点
の比較的低い金属を充填する第２の工程とからなる請求
項１または請求項２記載の集積回路チップパッケージの
製造方法。 - 【請求項５】 前記第１および第２の膜の厚さの和を金
属バンプの高さよりも大きくした請求項１または請求項
２記載の集積回路チップパッケージの製造方法。 - 【請求項６】 前記複数のＩＣチップの一つの面の裏側
の面にその面と密着する熱伝導体の面を有するヒートシ
ンク部材を配置する工程をさらに備える請求項１または
請求項２記載の集積回路チップパッケージの製造方法。 - 【請求項７】 前記ヒートシンク部材の前記配置工程に
先立って前記裏側の面にサーマルグリースを塗布する工
程をさらに備える請求項６記載の集積回路チップパッケ
ージの製造方法。 - 【請求項８】 請求項４記載の製造方法において、前記
加熱工程が前記比較的低い融点の金属を溶融する予備加
熱工程と前記比較的高い融点の金属をも溶融する本加熱
工程とからなり、前記予備加熱工程の終了した段階で前
記マルチチップモジュールの電気的接続関係を検査でき
ることを特徴とする集積回路チップパッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21492991A JP2705387B2 (ja) | 1990-08-31 | 1991-08-27 | 集積回路チップパッケージの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-230418 | 1990-08-31 | ||
| JP23041890 | 1990-08-31 | ||
| JP21492991A JP2705387B2 (ja) | 1990-08-31 | 1991-08-27 | 集積回路チップパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536892A JPH0536892A (ja) | 1993-02-12 |
| JP2705387B2 true JP2705387B2 (ja) | 1998-01-28 |
Family
ID=26520594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21492991A Expired - Fee Related JP2705387B2 (ja) | 1990-08-31 | 1991-08-27 | 集積回路チップパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705387B2 (ja) |
-
1991
- 1991-08-27 JP JP21492991A patent/JP2705387B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536892A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| KR100593049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| US5367765A (en) | Method of fabricating integrated circuit chip package | |
| US6787395B2 (en) | Method of manufacturing a multi-chip module | |
| US7327018B2 (en) | Chip package structure, package substrate and manufacturing method thereof | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| JP2001217340A (ja) | 半導体装置及びその製造方法 | |
| US6841884B2 (en) | Semiconductor device | |
| US6936927B2 (en) | Circuit device having a multi-layer conductive path | |
| JP2003197856A (ja) | 半導体装置 | |
| JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| US7141509B2 (en) | Method for fabricating a circuit device | |
| US6883231B2 (en) | Method for fabricating a circuit device | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP3589928B2 (ja) | 半導体装置 | |
| EP0475223B1 (en) | Method of fabricating integrated circuit chip package | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2705387B2 (ja) | 集積回路チップパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |
|
| LAPS | Cancellation because of no payment of annual fees |