JPS61144897A - 半導体実装基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装基板に関し、特に、フラットパックタ
イプのパッケージなどの面付は実装タイプの半導体パッ
ケージを、好適に半田付は実装できる半導体装基板に関
する。

〔背景技術〕

プリント基板の孔に挿入せずに、当該基板の導体パター
νに直接平面付けするタイプのフラットパックタイプパ
ッケージがある。

このパッケージは、前記基板導体パターンの所定の位置
に、パッケージ本体外部に多数引出された外部接続端子
（リード）を、半田リフロー法により、半田付けＫより
面付けされる。半田リフロー法には各種の方法があるが
、例えば、基板導体とパッケージの微小リードのどちら
か一方または両方に予備半田を施こしておき、パッケー
ジを載置して半田をリフロー炉で溶融させ、接続させる
方法がとられる。

このように、多数リードが引出されたフラットパックタ
イプパッケージを、半田り７０一方式によりプリント基
板などの半導体装基板に半田付は実装する際１本発明者
によれば、半田付不良が多発し、煩雑な修正工程を要す
るという問題がある。

例えば、かかる実装においては、実装された各リード面
は高いものも、低いものもあり、面が不揃いでなかなか
平坦にならず１例えば、低い面のリードを他のリードの
高さに合せるために半田ペーストの量を多（したりする
必要があるが、そうするとリード間のショートが多発し
、そのための再生が必要となる。

なお、フラットパックタイプパッケージの実装について
は、たとえば、サイエンスフォーラム社発行、超Ｌ　Ｓ
　Ｉ　）・ンドブツク、昭和５８年１１月２８日発行、
Ｐ２２４〜２２５に示されている。

〔発明の目的〕

本発明は半田付面装着実装において、各導体パターン間
のショートを防止し、面付は実装における作業性の向上
を図ることを目的としたものである。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述および添付図面からあきらかになるであ
ろう、 〔発明の概要〕 本顯において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち１本発明では各導体パターン間に絶縁性ダムを
介在させることにより、各導体パターンのショートを防
止し、半田量を多（することができるので、半田付けを
確実にし、各導体パターンを特に細（しな（ても済み、
半田付不良を低減することができる。

〔実施例〕

次に、本発明の実施例を図面により説明する。

第１図は本発明の実施例を示す要部平面図、第２図は同
断面図、第３図はフラットパックタイプパッケージ（以
下単にフラットパッケージという）の全体斜視図、第４
図は基板へのフラットパッケージの実装の様子を説明す
る要部断面図である。

第３図に示すように、フラットパッケージはパッケージ
本体ｌの外部に多数の外部接続端子（リード）２が引出
されている。尚第３図に示すフラットパッケージはパッ
ケージ本体１の四方向にリードが引出されている例を示
した。

パッケージ本体１はプラスチックスにより構成されてお
り、当該本体内部には図示していないが。

半導体素子（半導体チップ）が収納されている。

このパッケージ３は１周知の方法により作ることができ
１例えば多連のリードフレームに半導体チップをマウン
トし、ワイヤボンディングした後。

モールド金型に入れて、エポキシ、シリコーンなどの樹
脂でトランスファーモールドし、個別に切断分離するな
どの１例えば１９８０年１月１５日（株）工業調査発行
日本マイクロエレクトロニクス協会編集ｒＩＣ化実装技
術ＪＰ１３５〜１４１に記載された方法により作ること
ができる。

半導体チップは１例えばシリコン単結晶基板から成り１
周知の技術によりてこのチップ内には多数の回路素子が
形成され、１つの回路機能が与えられている。回路素子
の具体例は例えばＭＯＳ）ランジスタから成り、これら
の回路素子によって、例えばメモリや論理回路の回路機
能が形成されている。

リード２は例えばコーパル合金により構成される。

このフラットパッケージの半導体装基板への面付実装は
ＩＥ４図に示す通りであり、半導体装基板４上に形成さ
れた導体パターン５とフラットパッケージ３のリード２
とを位置合せし、半田６により当該パターン５とリード
２とを接続し１面付実装する。

半導体装基板４は、例えばプリント基板により構成され
、多層プリント配線構造のものであってもよく、また、
導体パターン５は例えばＣｕ箔により構成され、かかる
導体パターン（メタライズ）５の形成は、周知の配線形
成技術に行なうことができ、蒸着法、ホットエツチング
法など各種の方法により行なうことができる。

半田６により面付実装は、半田り７０−法により行なう
ことができ、半導体装基板４の導体パターン５とフラッ
トパッケージのリード２のどちらか一方または両方に予
備ノ・ンダを施こしておき。

当該パッケージを載置し、す７０−炉や熱的なパルスに
より、半田を溶融させて、接続を行う。

この予備ハンダの供給には、ノ・ンダペーストを所定の
当該基板４の導体パターン５にスクリーン印刷する方法
や、半田槽に浸漬して行う方法などが採用できる。

本発明では、第１図に示すように各メタライズ５間に絶
縁性ダム７を介在させて成る。絶縁性ダム７は、例えば
シリコンゴムなどの絶縁物より構成される。ガラス材料
や、エポキシ樹脂などの合成樹脂などを使用してもよい
。

絶縁性ダム７は、例えばシリコンゴムペーストをスキー
ジを使用して印刷するなどの方法により形成することが
でき、適宜の高さのダム状に構成される。

絶縁性ダム７はメタライズ５０間隙に敷設してもよいし
、第１図に示すよう和、各メタライズ上をオーバーラツ
プするようＫ、半田リフローにより半田６を溶融させる
と、リード２が半田６により半導体装基板４の導体パタ
ーン（メタライズ）５に接続され、溶融した半田６は隣
接したメタライズ５に流れる途中で同図に示すように絶
縁性ダム７によりその流れがせきとめられる。

〔効　果〕

（１１絶縁性ダムが各導体パターン間に介在しているの
で、これら導体パターン間のショートを防止することが
できる。即ち、半田付けの際、溶融した半田は当該ダム
によりせき止められるので、半田を介して各導体パター
ン間が接続ショートされることを防止できる。

（２）ダムの存在により、溶融半田の流れをせき止める
ことができるので、半田量を多（することができる。例
えば、第４図点線で示すよう（、リード２が浮いていて
も、半田量を増やす事で浮きよるリード導体パターンと
の空間を充填することができ、確実な半田付けが出来る
。

半田量を増加しても、各導体パターン間にショートを生
じないことは前述の通りである。

（３）半田量を多くすることによってリードの半田付が
確実になった。従来はショートをおそれ半田厚を例えば
１８０〜２００μ位にコントロールしていたが１本発明
では、例えば２００〜２５０μ位にも増やすことができ
、半田付が確実になった。それ故、信頼性の向上した実
装が可能となった。

（４）ショートの多発のため、各導体パターン間の間隔
を広くするために、当該パターンを細（しがちであった
が、ダムの存在によりショートを防止できるので、パタ
ーンを特に細（する必要はなく、逆にパターン幅を広く
することができた。

（５）ダムの存在により、導体パターン上の予備半田の
量を増やすことができ、この面からも確実な実装ができ
る。即ち、これを第５図および第６図により説明すると
、メタルマスク８を使用し、ンルダーペースト（半田ク
リーム）９を半導体装基板４の導体パターン５の上に塗
布する場合１例えば第５図に示すＡの高さしか塗布でき
なかったものが、本発明ではダム７の存在によりＢの高
さまで塗布することができ、それ故、第６図に示すよう
に、フラットパッケージ３を半導体装基板４の導体パタ
ーン５に位置合せして実装する場合、確実な実装が可能
である。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

本発明はフラットパッケージを複数個プリント基板上に
実装する場合に特に有用で例えば、液晶モジュール品に
有用である。しかし１固装着するパッケージ例えばチッ
プキャリヤタイプパッケージやテープキャリアタイプパ
ッケージなどの他のパッケージに対しても有用である。

【図面の簡単な説明】

第１図は本発明の実施例を示す要部平面図、第２図は本
発明の゛実施例を示す要部断面図、第３図はフラットパ
ッケージの一例を示す全体斜視図、 第４図は７ラーＩトパツケージの半導体装基板の実装を
説明する要部断面図、 第５図は本発明の作用効果を説明する断面図、第６図は
同平面図である。 ｌ・・・パッケージ本体、２・・・外部接続端子（リー
ド）、３・・・フラットパッケージ、４・・・半導体装
基板、５・・・導体パターン、６・・・半田、７・・・
絶縁性ダム、８・・・メタルマスク、９・・・ソルダー
ペースト（生クリーム）。 ４７〕ｊ 第　　１　　図 第　　２　　図 第　　３　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、当該半導体実装基板上に複数配設され、半導体パッ
   ケージ本体外部に多数引出された外部接続端子を半田付
   により面付け実装される、導体パターンを有する半導体
   実装基板において、当該各導体パターン間に絶縁性ダム
   を配設して成ることを特徴とする半導体実装基板。 ２、半導体パッケージが、フラットパックタイプのパッ
   ケージである、特許請求の範囲第１項記載の半導体実装
   基板。