JPS61144119A - 多重化ｆｍ波分離復調装置 - Google Patents
多重化ｆｍ波分離復調装置Info
- Publication number
- JPS61144119A JPS61144119A JP26528184A JP26528184A JPS61144119A JP S61144119 A JPS61144119 A JP S61144119A JP 26528184 A JP26528184 A JP 26528184A JP 26528184 A JP26528184 A JP 26528184A JP S61144119 A JPS61144119 A JP S61144119A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- gate
- output
- error
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はアナログ信号のＦＭ復調装置に関し。
特に２つのＦＭ信号を単一のＦＭ信号波に合成して、記
録、あるいは伝送する場合において、再生あるいは受信
した信号から元の２つのＦＭ信号を分離復調する装置に
関する。
録、あるいは伝送する場合において、再生あるいは受信
した信号から元の２つのＦＭ信号を分離復調する装置に
関する。
２つのパルス化されたＦＭ波（以下ＰＦＭ波）を−波に
合成したＰＦＭ波の復調方式については、本発明者が先
に提案したものが知られている。（特開昭５９−９２６
４５号）。そこでは、受信ＰＦＭ波を２チャネルのＰＦ
Ｍ波に分離するために、パルス幅検出回路を用いて、あ
る値（ＴＭＩＮ）に設定したパルス幅より小さい入力パ
ルス波の時は、適宜切換える方式をとっていた。
合成したＰＦＭ波の復調方式については、本発明者が先
に提案したものが知られている。（特開昭５９−９２６
４５号）。そこでは、受信ＰＦＭ波を２チャネルのＰＦ
Ｍ波に分離するために、パルス幅検出回路を用いて、あ
る値（ＴＭＩＮ）に設定したパルス幅より小さい入力パ
ルス波の時は、適宜切換える方式をとっていた。
しかしながら、このようなアナログ的なパルス幅検出法
では％２２チャネルの分離に対する切換誤りが発生する
可能性が大きい、特に、上記設定値（ＴＭｘｎ）の近辺
の入力パルス幅の時、電源変動及び温度により、その１
値は容易に変化してしまい、送受間での伝送誤りが多発
する原因にもなりかねない。
では％２２チャネルの分離に対する切換誤りが発生する
可能性が大きい、特に、上記設定値（ＴＭｘｎ）の近辺
の入力パルス幅の時、電源変動及び温度により、その１
値は容易に変化してしまい、送受間での伝送誤りが多発
する原因にもなりかねない。
この発明は上述した従来装置の欠点を改良したものであ
シ、パルス幅検出回路が検出ミスを発生しても、即座に
切換信号を発生して検出ミスを訂正することのできる装
置を提供することを目的とする。
シ、パルス幅検出回路が検出ミスを発生しても、即座に
切換信号を発生して検出ミスを訂正することのできる装
置を提供することを目的とする。
この発明は、入力合成パルスからの２チャネルの分離に
際し、パルス幅検出ミスを訂正する回路を提供するもの
で、特に入力波の前縁及び後縁のパルス列及び復調前処
理用の位相同期回路の電圧制御発振器（以下■ＣＯと略
記する）系からの信号との論理演算処理に基づいた分離
切換コントロール用パルスを発生せしめて、チャネル分
離を行なうようにしたものである。
際し、パルス幅検出ミスを訂正する回路を提供するもの
で、特に入力波の前縁及び後縁のパルス列及び復調前処
理用の位相同期回路の電圧制御発振器（以下■ＣＯと略
記する）系からの信号との論理演算処理に基づいた分離
切換コントロール用パルスを発生せしめて、チャネル分
離を行なうようにしたものである。
本発明によれば、論理的にパルス幅を検出できるので、
たとえ誤ジが発生しても分離が確実となり、誤り率も極
めて低く抑えることが可能とな先回線品質へ改善を図る
ことができる。
たとえ誤ジが発生しても分離が確実となり、誤り率も極
めて低く抑えることが可能とな先回線品質へ改善を図る
ことができる。
第１図は本発明の誤り検出、訂正機能を行なう回路と全
体のチャネル分離装置を図示したものであろう １は入力端子、２，１３．１４，１７，１８，１９，２
０，２２，２５．２６゜２８．３０．３１．３２，３３
，３６．３７，３８．４０〜４６はゲート、 ３，４は
モノマルチ、５は切換スイッチ、６はノくミス幅検出用
コントロール部、７は復調前処理用ＰＬＬ回路、８，９
はＦＭ復調器１０は検出ミス補正部、１１は誤り訂正回
路、１２はパルス幅検出回路、１５ははセットリセット
型フリップフロップ、１６，２９゜３９は％分周器、２
１，２３．２４はフリップフロップ、２７はＶＣｏ、３
４は位相比較器、３５はループフィルタである。図中、
１０の検出ミス補正部と１１の誤り訂正回路が本発明の
具体的回路例を示す図であり、その他は、特開昭５９−
９２６４５号明細書で述べた構成と同様である。
体のチャネル分離装置を図示したものであろう １は入力端子、２，１３．１４，１７，１８，１９，２
０，２２，２５．２６゜２８．３０．３１．３２，３３
，３６．３７，３８．４０〜４６はゲート、 ３，４は
モノマルチ、５は切換スイッチ、６はノくミス幅検出用
コントロール部、７は復調前処理用ＰＬＬ回路、８，９
はＦＭ復調器１０は検出ミス補正部、１１は誤り訂正回
路、１２はパルス幅検出回路、１５ははセットリセット
型フリップフロップ、１６，２９゜３９は％分周器、２
１，２３．２４はフリップフロップ、２７はＶＣｏ、３
４は位相比較器、３５はループフィルタである。図中、
１０の検出ミス補正部と１１の誤り訂正回路が本発明の
具体的回路例を示す図であり、その他は、特開昭５９−
９２６４５号明細書で述べた構成と同様である。
以下、第２図のタイ７ングを元にして動作説明を行なう
。今、端子１に第２図の１に示す合成ＰＦＭ波が入力さ
れたとする。この時、Ｔ１のノくミスがパルス検出回路
１２の設定値、 Ｔｏよりも小であるとするが、このパ
ルス検出回路１２ではこの判定ミスした場合の動作を説
明する。
。今、端子１に第２図の１に示す合成ＰＦＭ波が入力さ
れたとする。この時、Ｔ１のノくミスがパルス検出回路
１２の設定値、 Ｔｏよりも小であるとするが、このパ
ルス検出回路１２ではこの判定ミスした場合の動作を説
明する。
ＰＬＬ回路７のＶＣＯ２７ｔｄ、 スイｙｆ５ｆ）Ｑ端
子出力波の位相とほぼ同相であり、誤りが発生する瞬前
まで同期がくずれていないことを利用する。
子出力波の位相とほぼ同相であり、誤りが発生する瞬前
まで同期がくずれていないことを利用する。
パルス幅検出回路１２がミスを発生しやすくなるのは、
Ｔｏ（入力周期Ｔの１／４に選ぶ）前後である。したが
って、ＶＣｏ２７の反転出力をゲート２８よジ得て、ス
イッチ５のＰ端子出力波とゲート１８でモニタする。そ
の直後に、ＶＣＯ２’ｌ）非反転出力をゲート２８より
得て、スイッチ５のＱ端子出力波とゲート１９でモニタ
する。双方に出力があると、ゲート１８の出力はフリッ
プフロップ２１をセットし、その出力でゲート２２には
出力パルスが現われる。このパルスでフリップフロップ
２３．２４ ｔセットする。この段階で、パルス幅検出
回路１２が検出ミスを起こすと、フリップフロップは現
状のままとなるため、スイッチ５のＰ端子出力にはＱ端
子に出力すべきパルスが現われる。しかしながら、この
パルスはＶＣｏ２７と同期となっており、ゲート２０に
は、出力パルスが現われる。一方、フリップフロップ２
３ 、２４は、ＶＣｏ２７のい分周出力波を％分周回路
３９の出力より得て、リセット端子に加わっているので
。
Ｔｏ（入力周期Ｔの１／４に選ぶ）前後である。したが
って、ＶＣｏ２７の反転出力をゲート２８よジ得て、ス
イッチ５のＰ端子出力波とゲート１８でモニタする。そ
の直後に、ＶＣＯ２’ｌ）非反転出力をゲート２８より
得て、スイッチ５のＱ端子出力波とゲート１９でモニタ
する。双方に出力があると、ゲート１８の出力はフリッ
プフロップ２１をセットし、その出力でゲート２２には
出力パルスが現われる。このパルスでフリップフロップ
２３．２４ ｔセットする。この段階で、パルス幅検出
回路１２が検出ミスを起こすと、フリップフロップは現
状のままとなるため、スイッチ５のＰ端子出力にはＱ端
子に出力すべきパルスが現われる。しかしながら、この
パルスはＶＣｏ２７と同期となっており、ゲート２０に
は、出力パルスが現われる。一方、フリップフロップ２
３ 、２４は、ＶＣｏ２７のい分周出力波を％分周回路
３９の出力より得て、リセット端子に加わっているので
。
ゲート２０に出力パルスが現われる時点でいづれか一方
、この場合はフリップフロップ２３はリセットされてい
るので、ゲート２６にのみ、出カッくミスが現われるこ
とになる。この出カッ（ミスは、ゲート１４より７リツ
プフロツプ１５のリセット端子に入力されて、その出力
を反転させる。
、この場合はフリップフロップ２３はリセットされてい
るので、ゲート２６にのみ、出カッくミスが現われるこ
とになる。この出カッ（ミスは、ゲート１４より７リツ
プフロツプ１５のリセット端子に入力されて、その出力
を反転させる。
この結果、スイッチ５のＰ端子、Ｑ端子には、それぞれ
本来のパルス信号が出力される。一方。
本来のパルス信号が出力される。一方。
ゲート２６の出力パルスはゲート４１を経てゲート１７
に入力されて、７リツプフロツプ１６の出力を反転させ
る。その信号はＰＬＬ回路７のコントロールグー） ３
１．３２に入力され、従来と同様スイッチ５のＱ端子出
力パルスト同じようなノ・ターンＩＶＣＯ２７から作夛
出し、位相比較器に入力する。このため、ＶＣｏ２７は
常に安定したＱ端子出力パルスと同期の信号となってい
る。
に入力されて、７リツプフロツプ１６の出力を反転させ
る。その信号はＰＬＬ回路７のコントロールグー） ３
１．３２に入力され、従来と同様スイッチ５のＱ端子出
力パルスト同じようなノ・ターンＩＶＣＯ２７から作夛
出し、位相比較器に入力する。このため、ＶＣｏ２７は
常に安定したＱ端子出力パルスと同期の信号となってい
る。
さらにゲート２６の出力パルスはゲート４１を経由して
グー） ３８．４０に入力される。ゲート１３は排他的
論理和ゲートであり、Ｐ端子に混入したＱ端子の信号を
取ジ除くためにある。ゲート１９は逆にＰ端子に混入し
たために消失したＱ端子用パルスを加えるためにある。
グー） ３８．４０に入力される。ゲート１３は排他的
論理和ゲートであり、Ｐ端子に混入したＱ端子の信号を
取ジ除くためにある。ゲート１９は逆にＰ端子に混入し
たために消失したＱ端子用パルスを加えるためにある。
ゲート３６，３７，４２．４３゜４４．４５．はタイミ
ング調整用遅延ゲートである。このようにして誤９が発
生しても検出ミス補正部１０でコントロール用パルスを
発生させ、誤りの訂正を誤り訂正回路】１で行なうので
、はぼ完全に誤り訂正が行なえる。
ング調整用遅延ゲートである。このようにして誤９が発
生しても検出ミス補正部１０でコントロール用パルスを
発生させ、誤りの訂正を誤り訂正回路】１で行なうので
、はぼ完全に誤り訂正が行なえる。
次に第２図の入力波がＴ２の所に達した時にもパルス幅
検出ミスが発生した場合を考える。
検出ミスが発生した場合を考える。
この時も、前述と同様の動作であるが、フリップフロッ
プ２３のみがセットされているので、ゲート２５に出力
パルスが得られる。このため、フリップフロップ１５の
Ｑ出力は１になシ、訂正が行われる。
プ２３のみがセットされているので、ゲート２５に出力
パルスが得られる。このため、フリップフロップ１５の
Ｑ出力は１になシ、訂正が行われる。
以上はスイッチ５のＰ端子出力パルスの位相が、Ｑ端子
出力パルスよう進んでいた場合のタイムチャートを第２
図に示し、説明してき念が、遅れている場合には、切換
える必要がなく、そのまま継続すれば良いので何ら、差
しつかえない。
出力パルスよう進んでいた場合のタイムチャートを第２
図に示し、説明してき念が、遅れている場合には、切換
える必要がなく、そのまま継続すれば良いので何ら、差
しつかえない。
第１図は本発明の実施例を示す図、第２図は本発明の詳
細な説明するタイムチャートである。 １０は検出ミス補正部、１１は誤り訂正回路、１８．１
９，２０，２２．２５，２６，３６．３７，３８，４０
，４１．４３，４４．４５．はゲート、２１，２３，２
４，３９．はフリップ７０ツブ。 代理人 弁理士 則近憲佑（ほか１名）第１因 第２図 ω２
細な説明するタイムチャートである。 １０は検出ミス補正部、１１は誤り訂正回路、１８．１
９，２０，２２．２５，２６，３６．３７，３８，４０
，４１．４３，４４．４５．はゲート、２１，２３，２
４，３９．はフリップ７０ツブ。 代理人 弁理士 則近憲佑（ほか１名）第１因 第２図 ω２
Claims (1)
- 単一搬送波の立ち上り時点、立ち下り時点に２チャネル
の情報を含む信号のパルス幅を検出して、その検波信号
で立ち上り、立ち下りのタイミングを制御して２つのＦ
Ｍ信号を分離し、各々のＦＭ信号を別々の復調器で復調
する多重化ＦＭ波分離復調装置において、パルス幅の検
出を誤まった場合に、論理処理による誤り検出を行ない
、分離誤りを訂正することを特徴とする多重化ＦＭ波分
離復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26528184A JPS61144119A (ja) | 1984-12-18 | 1984-12-18 | 多重化ｆｍ波分離復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26528184A JPS61144119A (ja) | 1984-12-18 | 1984-12-18 | 多重化ｆｍ波分離復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61144119A true JPS61144119A (ja) | 1986-07-01 |
Family
ID=17415040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26528184A Pending JPS61144119A (ja) | 1984-12-18 | 1984-12-18 | 多重化ｆｍ波分離復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144119A (ja) |
-
1984
- 1984-12-18 JP JP26528184A patent/JPS61144119A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| JPH0159795B2 (ja) | ||
| JPS6194429A (ja) | 位相同期回路 | |
| EP0047303B1 (en) | Method and apparatus for demodulating quadriphase differential transmissions | |
| JPH06181480A (ja) | キャリア同期用ｐｌｌ回路 | |
| JPH0588023B2 (ja) | ||
| JPS6348471B2 (ja) | ||
| JPS594895B2 (ja) | 衛星経由のデジタル伝送の同期方法および装置 | |
| JPS59171233A (ja) | 自動クロツク位相設定回路 | |
| GB1348018A (en) | Receiver for signals subject to phase jitter | |
| JPS61144119A (ja) | 多重化ｆｍ波分離復調装置 | |
| JPS5923983A (ja) | サンプリングパルス発生回路 | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPS58194450A (ja) | 復調装置 | |
| JPS63204837A (ja) | 同期装置 | |
| JPS62102636A (ja) | クロツク再生回路 | |
| JPS5819056A (ja) | クロツク再生回路 | |
| US4540947A (en) | FM Signal demodulating apparatus | |
| JP2676919B2 (ja) | 復調クロック補正装置 | |
| JP2514819B2 (ja) | 搬送波再生装置 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JPS5819055A (ja) | クロツク再生回路 |