JPS61139868A - ブロ−ドキヤストバス制御方式 - Google Patents
ブロ−ドキヤストバス制御方式Info
- Publication number
- JPS61139868A JPS61139868A JP59263249A JP26324984A JPS61139868A JP S61139868 A JPS61139868 A JP S61139868A JP 59263249 A JP59263249 A JP 59263249A JP 26324984 A JP26324984 A JP 26324984A JP S61139868 A JPS61139868 A JP S61139868A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- broadcast
- packet
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチプロセッサシステムに係り。
特に一部あるいは個々のプロセッサに異なった仕事を与
え、複数プロセッサで複数の仕事を並行して効率良く実
行できるブロードキャストバスの制御方式に関する。
え、複数プロセッサで複数の仕事を並行して効率良く実
行できるブロードキャストバスの制御方式に関する。
従来、複数プロセッサよりなるマルチプロセッサシステ
ムにおいて、全プロセッサに同一の命令をブロードキャ
スト（放送）して、並列形式で処理させることにより、
処理の高速化をはかることが行なわれている。
ムにおいて、全プロセッサに同一の命令をブロードキャ
スト（放送）して、並列形式で処理させることにより、
処理の高速化をはかることが行なわれている。
第２図は、このようなマルチプロセッサシステムの１例
の概念図である。図において、２００はブロードキャス
トバス、２０１はホストの送信プロセッサ、２０２ない
し２０９はプロセッサを示す。また、＃１ないし＃４は
プロセッサグループである。
の概念図である。図において、２００はブロードキャス
トバス、２０１はホストの送信プロセッサ、２０２ない
し２０９はプロセッサを示す。また、＃１ないし＃４は
プロセッサグループである。
送信プロセッサ２０１と他の各プロセッサ２０２ないし
２０９は、共通のブロードキャストバス２００に接続さ
れていて、いずれのプロセッサ２０２ないし２０９も、
ブロードキャストバス２００を介して送信プロセッサ２
０１が送信した同一のデータを一斉受信すなわちブロー
ドキャストされることが可能にされている。
２０９は、共通のブロードキャストバス２００に接続さ
れていて、いずれのプロセッサ２０２ないし２０９も、
ブロードキャストバス２００を介して送信プロセッサ２
０１が送信した同一のデータを一斉受信すなわちブロー
ドキャストされることが可能にされている。
他方２個々のプロセッサあるいは一部のプロセッサ群に
異なった命令すなわち仕事を与え１機能分散形式で処理
するのが有効な業務も存在する。
異なった命令すなわち仕事を与え１機能分散形式で処理
するのが有効な業務も存在する。
これら２つの処理形式に適用可能なデータ通信方法とし
て、以下に示す方法（ｉ）、（ｉｉ）がある。
て、以下に示す方法（ｉ）、（ｉｉ）がある。
（ｉ）ブロードキャストバスを別々に構成する方法第３
図に示すように、多数のプロセッサ（１゜１）ないしく
４．４）で構成されるプロセッサグループ＃１．＃２．
＃３．＃４を、ハード的に別々のバス３０１ないし３０
４で接続し、送信プロセッサ３００との間を、スイッチ
Ｓ１ないしＳ４で切り換えて各プロセッサグループある
いは個々のプロセッサに選択的にデータを転送するもの
である。この場合、送信プロセッサ３００は、切換制御
回路３０５を介して、所望のスイッチを選択的にＯＮに
設定する。なお。
図に示すように、多数のプロセッサ（１゜１）ないしく
４．４）で構成されるプロセッサグループ＃１．＃２．
＃３．＃４を、ハード的に別々のバス３０１ないし３０
４で接続し、送信プロセッサ３００との間を、スイッチ
Ｓ１ないしＳ４で切り換えて各プロセッサグループある
いは個々のプロセッサに選択的にデータを転送するもの
である。この場合、送信プロセッサ３００は、切換制御
回路３０５を介して、所望のスイッチを選択的にＯＮに
設定する。なお。
送信プロセッサに多数のポートを設け、その別々のポー
トより各サブグループあるいは個々のプロセッサグルー
プを転送する構成も同類とする。
トより各サブグループあるいは個々のプロセッサグルー
プを転送する構成も同類とする。
（１１）パケットをブロードキャストする方法ブロード
キャストする情報を、第４図に示すようなパケットにし
て送信する。各プロセッサには、固有の識別名、サブグ
ループを示す代表識別名をもたせておき、送信パケット
の宛先プロセッサアドレス（ＤＡ）に、相手の識別名（
固有識別名と代表識別名）および種別（単体。
キャストする情報を、第４図に示すようなパケットにし
て送信する。各プロセッサには、固有の識別名、サブグ
ループを示す代表識別名をもたせておき、送信パケット
の宛先プロセッサアドレス（ＤＡ）に、相手の識別名（
固有識別名と代表識別名）および種別（単体。
グループ、全員）を表す情報を付加して送信する。
各プロセッサでは全てのブロードキャストパケットを受
信し２種別、識別名が自分に与えられたものか否か判定
する。そして判定結果が真の時、その指示に従う。
信し２種別、識別名が自分に与えられたものか否か判定
する。そして判定結果が真の時、その指示に従う。
第４図に示されているパケットの形式を説明すると、Ｆ
は同期フラグであり、パケットの先頭を示す。ＤＡは宛
先プロセッサアドレスであり、各４ビツトのＧＩＤとＰ
ＩＤによって構成される。
は同期フラグであり、パケットの先頭を示す。ＤＡは宛
先プロセッサアドレスであり、各４ビツトのＧＩＤとＰ
ＩＤによって構成される。
ＧＩＤはグループＩＤ、ＰＩＤはプロセッサＩＤである
。これらのＧＩＤ、ＰＩＤに特定の値をもたせることに
より９図示のように全プロセッサ対象の放送（全員）か
、特定プロセッサグループのみを対象とする放送か、特
定の単一プロセッサを対象とする放送かを指定すること
ができる。またＣＴＬは、パケット種別すなわちパケッ
トによる制御内容を示す制御コマンドであり、ＤＡＴＡ
は転送を必要とするデータである。
。これらのＧＩＤ、ＰＩＤに特定の値をもたせることに
より９図示のように全プロセッサ対象の放送（全員）か
、特定プロセッサグループのみを対象とする放送か、特
定の単一プロセッサを対象とする放送かを指定すること
ができる。またＣＴＬは、パケット種別すなわちパケッ
トによる制御内容を示す制御コマンドであり、ＤＡＴＡ
は転送を必要とするデータである。
上記した（ｉ）の方法によれば、各グループへのブロー
ドキャストが別々の通信ルートによって行なわれる為、
各々の処理が別のグループへのブロードキャストによっ
て中断させることなく、実行できる利点があるが、グル
ープの構成がバスの接続時点で決まってしまう為構成に
自由度がない。
ドキャストが別々の通信ルートによって行なわれる為、
各々の処理が別のグループへのブロードキャストによっ
て中断させることなく、実行できる利点があるが、グル
ープの構成がバスの接続時点で決まってしまう為構成に
自由度がない。
またバスのスイッチングを１つのプロセッサで集中して
行なうためスイッチ制御用信号線が長くなり、他方、送
信プロセッサを多ポートにする方法によれば、ポートの
数が多くなるという問題があった。
行なうためスイッチ制御用信号線が長くなり、他方、送
信プロセッサを多ポートにする方法によれば、ポートの
数が多くなるという問題があった。
これに対して（ｉｉ）の方法によれば、各プロセッサに
与えるグループ名を変更可能にすることによってグルー
プの構成に自由度を持たせることができるが、各プロセ
ッサは全てのパケットを受信し、データ受信部において
該パケットを分解し。
与えるグループ名を変更可能にすることによってグルー
プの構成に自由度を持たせることができるが、各プロセ
ッサは全てのパケットを受信し、データ受信部において
該パケットを分解し。
各自に与えられているプロセッサ識別名（ＩＤ）と、該
パケットのＤＡとを照合し、一致した場合にのみ取込み
、不一致の場合は捨てる操作を、パケット毎に行なって
いた。
パケットのＤＡとを照合し、一致した場合にのみ取込み
、不一致の場合は捨てる操作を、パケット毎に行なって
いた。
その為、パケット送信相手以外のプロセッサにおいては
、パケット受信、アドレス照合、パケット廃棄などの無
駄な処理を繰り返さなければならず、自分以外のグルー
プへの要求の為に処理が中断されるという問題があった
。
、パケット受信、アドレス照合、パケット廃棄などの無
駄な処理を繰り返さなければならず、自分以外のグルー
プへの要求の為に処理が中断されるという問題があった
。
本発明は、上記した従来の問題点を解決するため、ブロ
ードキャストに対して全てのプロセッサが一律に受信応
答するのではなく１個々のプロセッサあるいはプロセッ
サグループごとに、指定によりあるいは所定の条件によ
りブロードキャスト通信から除外できる機構を設けるも
のであり、それにより不必要なプロセッサまでがブロー
ドキャストの無用な受信割込みで処理を中断される状態
をなくすものである。
ードキャストに対して全てのプロセッサが一律に受信応
答するのではなく１個々のプロセッサあるいはプロセッ
サグループごとに、指定によりあるいは所定の条件によ
りブロードキャスト通信から除外できる機構を設けるも
のであり、それにより不必要なプロセッサまでがブロー
ドキャストの無用な受信割込みで処理を中断される状態
をなくすものである。
そしてそのための本発明の構成は。
（１）１台のプロセッサより、他の複数のプロセンサへ
のブロードキャストが可能なマルチプロセッサシステム
であって、各プロセッサが該ブロードキャストバスより
自分を切離しあるいは接続するための手段を有するとと
もに、該切離しの指示を該ブロードキャストバスを介し
て行なうこと。
のブロードキャストが可能なマルチプロセッサシステム
であって、各プロセッサが該ブロードキャストバスより
自分を切離しあるいは接続するための手段を有するとと
もに、該切離しの指示を該ブロードキャストバスを介し
て行なうこと。
（２）１台のプロセッサより、他の複数のプロセッサへ
のブロードキャストが可能なマルチプロセッサシステム
において、各プロセッサが８亥フ゛ロードキヤストバス
より自分を切離しあるいは接続するための手段を有する
とともに、該ブロードキャストバスより自分を切離しあ
るいし友接続する制御を、各プロセッサの内部状態によ
り行なうことを特徴としている。
のブロードキャストが可能なマルチプロセッサシステム
において、各プロセッサが８亥フ゛ロードキヤストバス
より自分を切離しあるいは接続するための手段を有する
とともに、該ブロードキャストバスより自分を切離しあ
るいし友接続する制御を、各プロセッサの内部状態によ
り行なうことを特徴としている。
以下に１１本発明の詳細を実施例にしたがって説明する
。
。
第１図は２本発明の１実施例システムの構成図であり、
第２図の例と同様に多数のプロセッサ（Ｋ台とする）で
構成されているが、簡単化のためそのうち３台のプロセ
ッサのみを示しである。図において、１，２．３はプロ
セッサ、４はブロードキャストハス、５は接続指示信号
線、１０，２０．３０は内部バス、１１，２１．３１は
パケット送受信部を含むバスドライバ／レシーバ、１２
゜２２．３２はバス制御回路、１３は接続指示信号出力
ポート＋ ２３．３３は接続指示信号入力ポートを表
わす。
第２図の例と同様に多数のプロセッサ（Ｋ台とする）で
構成されているが、簡単化のためそのうち３台のプロセ
ッサのみを示しである。図において、１，２．３はプロ
セッサ、４はブロードキャストハス、５は接続指示信号
線、１０，２０．３０は内部バス、１１，２１．３１は
パケット送受信部を含むバスドライバ／レシーバ、１２
゜２２．３２はバス制御回路、１３は接続指示信号出力
ポート＋ ２３．３３は接続指示信号入力ポートを表
わす。
まず、ブロードキャストバスを介して、任意のプロセッ
サにパケットで指示を与えることにより。
サにパケットで指示を与えることにより。
ブロードキャストバスから切断するための制御動作につ
いて説明する。なお１本発明でいう切断とは、切断対象
プロセッサ以外のプロセッサへのデータ転送は切断によ
って影響を受けずに行なうことができ、他方、切断対象
プロセッサは、切断後。
いて説明する。なお１本発明でいう切断とは、切断対象
プロセッサ以外のプロセッサへのデータ転送は切断によ
って影響を受けずに行なうことができ、他方、切断対象
プロセッサは、切断後。
非切断プロセッサへのデータ転送の影響を受けず。
内部に受信割込みやバッファメモリの状態変化などを生
じないものをいう。
じないものをいう。
本実施例で用いられるパケ・ノドの形式は、第４図に示
されているものでよいが、制御コマンドＣＴＬの構成は
、プロセッサに対するバスの設定あるいは切断を指示可
能にするため９次のような内容のものとする。
されているものでよいが、制御コマンドＣＴＬの構成は
、プロセッサに対するバスの設定あるいは切断を指示可
能にするため９次のような内容のものとする。
ＣＴＬ 意 味Ｘ“０゛
オペレージコンなし Ｘ “１゛ バス設定（ＤＡが示すプロセッサ以
外のプロセッサは、自分を ブロードキャストバスより切断 する） Ｘ“２゛ バス切断（ＤＡが示すプロセッサは、自
分を）゛ロードキャスト バスより切断する） Ｘ ’３° データパケット すなわちＣＴＬのＸ ’１’ とＸ“２”が本発明に関
連して必要とされる制御コマンドであり、ＣＴＬ＝Ｘ
“１′は、ブロードキャスト送信プロセッサが、特定の
プロセッサあるいはプロセフサグループのみにブロード
キャストバスを設定し、それ以外のプロセッサを全てブ
ロードキャストバスから切断させたい場合に使用する。
オペレージコンなし Ｘ “１゛ バス設定（ＤＡが示すプロセッサ以
外のプロセッサは、自分を ブロードキャストバスより切断 する） Ｘ“２゛ バス切断（ＤＡが示すプロセッサは、自
分を）゛ロードキャスト バスより切断する） Ｘ ’３° データパケット すなわちＣＴＬのＸ ’１’ とＸ“２”が本発明に関
連して必要とされる制御コマンドであり、ＣＴＬ＝Ｘ
“１′は、ブロードキャスト送信プロセッサが、特定の
プロセッサあるいはプロセフサグループのみにブロード
キャストバスを設定し、それ以外のプロセッサを全てブ
ロードキャストバスから切断させたい場合に使用する。
またＣＴＬ＝Ｘ “１゛は、ブロードキャスト送信プロ
セッサが、特定のプロセッサあるいはプロセッサグルー
プのみを指定してブロードキャストバスから切断したい
場合に使用する。
セッサが、特定のプロセッサあるいはプロセッサグルー
プのみを指定してブロードキャストバスから切断したい
場合に使用する。
次にプロセッサｌがプロセッサ２にのみデータの転送を
する場合の例について、その制御手順を第５図に示す。
する場合の例について、その制御手順を第５図に示す。
■まず送信元のプロセッサ１は、接続指示信号出力ポー
ト１３にアクセスすることによって、接続指示信号線５
を介して全プロセッサ（２ないしＫ）に対し、ブロード
キャストバス４に接続することを要求する。
ト１３にアクセスすることによって、接続指示信号線５
を介して全プロセッサ（２ないしＫ）に対し、ブロード
キャストバス４に接続することを要求する。
■各プロセッサは、接続指示信号入力ポート２３゜３３
、・・・を読取りあるいは割込みにより、接続要求を認
識し、ハス制御回路２２，３２．・・・。
、・・・を読取りあるいは割込みにより、接続要求を認
識し、ハス制御回路２２，３２．・・・。
を操作することによって、ブロードキャストバス４に接
続するとともに、パケット受信準備を行なう。なお、こ
の場合接続指示信号線５をバス制御回路２２，３２．・
・・に直接入れることに。
続するとともに、パケット受信準備を行なう。なお、こ
の場合接続指示信号線５をバス制御回路２２，３２．・
・・に直接入れることに。
よって、プログラムを用いずハードだけで接続させるこ
とも可能である。
とも可能である。
■プＴ：３ セｙ サ１は、ＣＴＬ＝Ｘ ’１′、Ｄ
Ａ＝Ｘ′２゛を設定したパケットをブロードキャストバ
ス４に放送する。ここでＣＴ［、＝Ｘ ’Ｌ’ は。
Ａ＝Ｘ′２゛を設定したパケットをブロードキャストバ
ス４に放送する。ここでＣＴ［、＝Ｘ ’Ｌ’ は。
ＤＡ＝Ｘ “２゛で指定した宛先プロセッサ２のみにバ
スを設定し、プロセッサ２以外のプロセッサを、全てバ
スから切離すことを指示している。
スを設定し、プロセッサ２以外のプロセッサを、全てバ
スから切離すことを指示している。
■プロセッサ２では、自分宛のパケットと判断して、こ
のパケットを、取込み１通常の処理を行なう。他のプロ
セッサ°では、指示（ＣＴＬ＝Ｘ ’１゛）に従って、
バス制御回路を操作し、自分をハスより切断する。
のパケットを、取込み１通常の処理を行なう。他のプロ
セッサ°では、指示（ＣＴＬ＝Ｘ ’１゛）に従って、
バス制御回路を操作し、自分をハスより切断する。
■残りの転送パケットをプロセッサ２に対して放送する
。すなわち、ＣＴＬ＝Ｘ ’３” ＤＡ＝Ｘ゛２”、
１．を設定したデータパケットを必要数（ｎ個）送信す
る。これらのパケットは、プロセッサ２のみによって受
信される。
。すなわち、ＣＴＬ＝Ｘ ’３” ＤＡ＝Ｘ゛２”、
１．を設定したデータパケットを必要数（ｎ個）送信す
る。これらのパケットは、プロセッサ２のみによって受
信される。
■送るべきデータがなくなれば■にもどり、他のプロセ
ッサへのデータ転送にそなえる。
ッサへのデータ転送にそなえる。
次に本実施例におけるブロードキャストバスからのプロ
セッサの具体的な切断動作について説明する。
セッサの具体的な切断動作について説明する。
第６図は、３線ハンドシエークによるワード転送方式の
ブロードキャストバスの例を示したもので、１は送信側
のプロセッサ、２は受信側のプロセッサ、４はブロード
キャストバス、１１．２１はバスドライバ／レシーバ、
１２．２２はバス制御回路、２５はバス切断制御ＦＦ、
２６はバス切断信号回路である。また２７は受信準備完
了信号ＲＦＤ、２８はデータ有効信号ＤＡＶ、２９は受
信完了信号ＤＡＣのそれぞれの信号線である。
ブロードキャストバスの例を示したもので、１は送信側
のプロセッサ、２は受信側のプロセッサ、４はブロード
キャストバス、１１．２１はバスドライバ／レシーバ、
１２．２２はバス制御回路、２５はバス切断制御ＦＦ、
２６はバス切断信号回路である。また２７は受信準備完
了信号ＲＦＤ、２８はデータ有効信号ＤＡＶ、２９は受
信完了信号ＤＡＣのそれぞれの信号線である。
第７図は、第６図に示すブロードキャストバスの制御手
順を示したものである。
順を示したものである。
まず、送信側のプロセ・ノサ１は、ＲＦＤ信号線２７に
より、受信側のプロセッサ２から送出された受信準備完
了信号ＲＦＣを見て、それが有効となったとき、１ワー
ドのデータを用意し、ブロードキャストバス４上に送出
するとともに、データが有効であることを示すデータ有
効信号ＤＡＶ信号線２８に送出する。受信側のプロセッ
サ２は。
より、受信側のプロセッサ２から送出された受信準備完
了信号ＲＦＣを見て、それが有効となったとき、１ワー
ドのデータを用意し、ブロードキャストバス４上に送出
するとともに、データが有効であることを示すデータ有
効信号ＤＡＶ信号線２８に送出する。受信側のプロセッ
サ２は。
このＤＡＶを見て自己のタイミングでブロードキャスト
バス４からデータを取込み、受信完了信号ＤＡＣをＤＡ
Ｃ信号線２９に送出する。これで。
バス４からデータを取込み、受信完了信号ＤＡＣをＤＡ
Ｃ信号線２９に送出する。これで。
１回のデータ転送は終了する。
次に送信側のプロセッサｌが、たとえばプロセッサ２以
外のプロセッサへデータを転送するため。
外のプロセッサへデータを転送するため。
プロセッサ２をブロードキャストバス４から切断したい
場合、前述したＣＴＲ＝Ｘ ’１“またはＣＴＲ＝Ｘ
“２°のパケットを送出する。ＣＴＲ＝Ｘ“２゛の
パケットの場合、プロセ、す２は、自分宛のパケットで
あることを認識し、このバケ・７トを取込んでそのバス
切断指示にしたがい、バス切断制御ＦＦ２５をＯＮにセ
ットする。
場合、前述したＣＴＲ＝Ｘ ’１“またはＣＴＲ＝Ｘ
“２°のパケットを送出する。ＣＴＲ＝Ｘ“２゛の
パケットの場合、プロセ、す２は、自分宛のパケットで
あることを認識し、このバケ・７トを取込んでそのバス
切断指示にしたがい、バス切断制御ＦＦ２５をＯＮにセ
ットする。
バス切断信号回路２６は、バス切断制御ＦＦ２５により
制御され、禁止ゲートを用いてＤＡＶ信号線２８からの
ＤＡＶ信号人力を切り、ブロードキャストバス４上のデ
ータを取込まないようにするとともに、２つのＯＲゲー
トを用いてＲＦＤ信号およびＤＡＣ信号の出力を擬似的
に有効にする。
制御され、禁止ゲートを用いてＤＡＶ信号線２８からの
ＤＡＶ信号人力を切り、ブロードキャストバス４上のデ
ータを取込まないようにするとともに、２つのＯＲゲー
トを用いてＲＦＤ信号およびＤＡＣ信号の出力を擬似的
に有効にする。
これは、ＲＦＤ信号とＤＡＣ信号のいずれか一方でも無
効となると、３線ハンドシエイクが凍結してしまうから
である。このようにして、任意のプロセッサにおいてバ
ス切断が可能となる。なお。
効となると、３線ハンドシエイクが凍結してしまうから
である。このようにして、任意のプロセッサにおいてバ
ス切断が可能となる。なお。
ＣＴＲ＝Ｘ “１′のパケットで切断させる場合も全
く同様である。
く同様である。
以上の方法によれば、宛先プロセッサ以外のプロセッサ
におけるパケット受信処理は、ブロードキャストバスに
接続直後の１パケット分だけで済むため、それらのプロ
セッサは各自の処理に専念することができる。また接続
指示信号を各プロセッサの割込み線に接続し、優先度の
高い割込み処理を行うことによって全プロセッサの同期
をとるためにも使えるという効用がある。
におけるパケット受信処理は、ブロードキャストバスに
接続直後の１パケット分だけで済むため、それらのプロ
セッサは各自の処理に専念することができる。また接続
指示信号を各プロセッサの割込み線に接続し、優先度の
高い割込み処理を行うことによって全プロセッサの同期
をとるためにも使えるという効用がある。
なお、ブロードキャストバスを切断、接続する操作がオ
ーバーヘッドとなるような短いデータ（パケット数が少
い）の転送の場合には、バスの切断を行わずにブロード
キャストできることは当然である。
ーバーヘッドとなるような短いデータ（パケット数が少
い）の転送の場合には、バスの切断を行わずにブロード
キャストできることは当然である。
以上述べた実施例は、各プロセッサのバス切断が送信側
のプロセッサからのパケット指示で制御されるものであ
った。次に、各プロセッサがそれぞれの内部状態、たと
えば過負荷状態によって自動的に自分をブロードキャス
トバスから切断する実施例システムについて、その制御
動作を第７図により説明する。なお、第１図、第２図、
第５図。
のプロセッサからのパケット指示で制御されるものであ
った。次に、各プロセッサがそれぞれの内部状態、たと
えば過負荷状態によって自動的に自分をブロードキャス
トバスから切断する実施例システムについて、その制御
動作を第７図により説明する。なお、第１図、第２図、
第５図。
第６図で行なった説明は、そのまま援用される。
第２図のシステム構成中に示されているように。
プロセッサが複数のグループに分かれていて、たとえば
＃１．＃２．＃３のグループが存在している場合に、Ａ
の仕事をグループ＃１のプロセッサに与え、Ｂの仕事を
グループ＃２のプロセッサに。
＃１．＃２．＃３のグループが存在している場合に、Ａ
の仕事をグループ＃１のプロセッサに与え、Ｂの仕事を
グループ＃２のプロセッサに。
Ｃの仕事をグループ＃３のプロセッサに与え、並列に仕
事をさせるときの例を、第８図に示す。
事をさせるときの例を、第８図に示す。
各プロセッサにおけるブロードキャストバスの切断／接
続の判断基準としては、任意の条件を用いることができ
るが、ここでは、各プロセッサの負荷状態を用いるもの
とする。
続の判断基準としては、任意の条件を用いることができ
るが、ここでは、各プロセッサの負荷状態を用いるもの
とする。
プロセッサの負荷状態は、受付処理依頼の個数あるいは
空メモリ量、走行タスク数などによって定量化でき、各
プロセッサでその数量を監視し。
空メモリ量、走行タスク数などによって定量化でき、各
プロセッサでその数量を監視し。
負荷変動の都度切断／接続の為の基準値との比較を行な
い、該基準値を切る時バス制御回路を操作することが考
えられるが、説明の簡単化のため。
い、該基準値を切る時バス制御回路を操作することが考
えられるが、説明の簡単化のため。
バス切断基準を、処理依頼受付個数が１塀上の場合とし
、バス接続基準を、実行中処理が１個未満とした場合に
ついて示す。
、バス接続基準を、実行中処理が１個未満とした場合に
ついて示す。
また、この実施例システムにおいて使用されるパケット
の形式は、第４図に示されているものでよいが、制御コ
マンドＣＴＬの構成は１次に示すようなものとする。
の形式は、第４図に示されているものでよいが、制御コ
マンドＣＴＬの構成は１次に示すようなものとする。
ＣＴＬ １
０００１ 切 断
０１００ 処理要求（非切断モード）０１０１
処理要求（切断モード）１０００ デー
タ転送 ここで、ＣＴＬ＝ ’０００１’ は宛先プロセッサ
のバス切断を指示する制御コマンド、ＣＴＬ＝“０１０
０”はバス切断なしの処理を要求する制御コマンド、Ｃ
ＴＬ＝ “０１０１°はプロセッサの負荷状態に基づい
てハス切断を行なうこと、すなわち処理依頼を受付ける
とバス切断して処理を実行し、処理終了後再びバス接続
を行なうことを要求する制御コマンド、ＣＴＬ＝ ’１
０００’ はデータ転送パケットであることを示す制御
コマンドである。
処理要求（切断モード）１０００ デー
タ転送 ここで、ＣＴＬ＝ ’０００１’ は宛先プロセッサ
のバス切断を指示する制御コマンド、ＣＴＬ＝“０１０
０”はバス切断なしの処理を要求する制御コマンド、Ｃ
ＴＬ＝ “０１０１°はプロセッサの負荷状態に基づい
てハス切断を行なうこと、すなわち処理依頼を受付ける
とバス切断して処理を実行し、処理終了後再びバス接続
を行なうことを要求する制御コマンド、ＣＴＬ＝ ’１
０００’ はデータ転送パケットであることを示す制御
コマンドである。
第８図において。
■処理要求元のプロセッサは、宛先アドレスＤＡをグル
ープ＃１とした処理要求（ＣＴＬ＝ “０１０１’）パ
ケットをバスドライバ／レシーバヲ介してブロードキャ
ストし、仕事Ａの処理を依頼する。
ープ＃１とした処理要求（ＣＴＬ＝ “０１０１’）パ
ケットをバスドライバ／レシーバヲ介してブロードキャ
ストし、仕事Ａの処理を依頼する。
■各プロセッサは、バスドライバ／レシーバに含まれて
いるパケット受信部においてＤＡおよびＣＴＬを分析す
る。 ・−・グループ＃１のプロ
セッサは、自分に対する処理依頼でかつバス切断モード
であることを判断し、バス制御回路を操作することによ
ってブロードキャストバスを切断し、依頼された処理を
開始する。
いるパケット受信部においてＤＡおよびＣＴＬを分析す
る。 ・−・グループ＃１のプロ
セッサは、自分に対する処理依頼でかつバス切断モード
であることを判断し、バス制御回路を操作することによ
ってブロードキャストバスを切断し、依頼された処理を
開始する。
他のグループのプロセッサにおいては、自分以外のプロ
セッサへの処理依頼と判断し、このパケットを無視する
。
セッサへの処理依頼と判断し、このパケットを無視する
。
０次に■と同様にしてグループ＃２のプロセッサに仕事
Ｂの処理依頼を行なう。
Ｂの処理依頼を行なう。
■この際、グループ＃１のプロセッサは仕事Ａを処理中
であり、またブロードキャストハスより切断されたまま
であるので、仕事Ｂの処理依頼パケットによりじゃまさ
れることはない。また他のプロセッサにおいては、■と
同様にパケットを無視する。
であり、またブロードキャストハスより切断されたまま
であるので、仕事Ｂの処理依頼パケットによりじゃまさ
れることはない。また他のプロセッサにおいては、■と
同様にパケットを無視する。
■グループ＃１のプロセッサは、処理終了を判断し、バ
ス制御回路を操作してブロードキャストバスに自プロセ
ッサを接続する。これによって。
ス制御回路を操作してブロードキャストバスに自プロセ
ッサを接続する。これによって。
グループ＃１のプロセッサは、以後の処理依頼に対処可
能となる。
能となる。
■■と同様にしてできる。
以上のように本発明によれば、各プロセッサがブロード
キャストハスを介した他のプロセッサからの指示により
あるいは独自に自分のハスドライバ／レシーバをバス切
断あるいはバス接続を行なうため、他のプロセッサから
の制御信号線を介してスイッチングする方法に比べ、ハ
ードウェア（線）が少なくて済み、またパケットにより
プロセッサグループへのデータ転送を行なうため、プロ
セッサのグルーグ化は、各プロセッサのアドレスの設定
で容易に変更可能となり、バスをグループ別に設ける方
法に比べ構成の自由度が高い。
キャストハスを介した他のプロセッサからの指示により
あるいは独自に自分のハスドライバ／レシーバをバス切
断あるいはバス接続を行なうため、他のプロセッサから
の制御信号線を介してスイッチングする方法に比べ、ハ
ードウェア（線）が少なくて済み、またパケットにより
プロセッサグループへのデータ転送を行なうため、プロ
セッサのグルーグ化は、各プロセッサのアドレスの設定
で容易に変更可能となり、バスをグループ別に設ける方
法に比べ構成の自由度が高い。
さらに他のプロセッサへのパケット通信によって仕事を
処理中のプロセッサがじゃまされることがないため、各
プロセッサの独立性が高く効率の高い分散処理ができる
。
処理中のプロセッサがじゃまされることがないため、各
プロセッサの独立性が高く効率の高い分散処理ができる
。
第１図は本発明の１実施例システムの構成図。
第２図は本発明が対象とする一般的なマルチプロセ・ノ
サシステムの構成図、第３図は従来の１方式の構成図、
第４図は本発明の実施例で使用されるパケット形式の説
明図、第５図は第１図に示す実施例の制御手順説明図、
第６図は３線ハンドシ工イク方式のブロードキャストバ
スにおけるバス切断制御回路図９第７図は３線ハンドシ
工イク方式の制御手順説明図、第８図は本発明の他の実
施例の制御手順説明図である。 図中、１，２．３はプロセッサ、４はブロードキャスト
ハス、５は接続指示信号線、１０，２０゜３０は内部バ
ス、１１．２１．ｊｌはバスドライバ／レシーバ、１２
，２２．３２はバス制御回路。 １３は接続指示信号出力ボート＋ ２３．３３は接続
指示信号入力ボート、２４はＣＰＵ、２５はバス切断制
御ＦＦ、２６はバス切断信号回路を示す。 特許出願人 富士通株式会社（外１名）代理人弁理
士 長谷用文廣（外１名）第１図 ！’、４ 口 ３ 口 葛 ５ 図
サシステムの構成図、第３図は従来の１方式の構成図、
第４図は本発明の実施例で使用されるパケット形式の説
明図、第５図は第１図に示す実施例の制御手順説明図、
第６図は３線ハンドシ工イク方式のブロードキャストバ
スにおけるバス切断制御回路図９第７図は３線ハンドシ
工イク方式の制御手順説明図、第８図は本発明の他の実
施例の制御手順説明図である。 図中、１，２．３はプロセッサ、４はブロードキャスト
ハス、５は接続指示信号線、１０，２０゜３０は内部バ
ス、１１．２１．ｊｌはバスドライバ／レシーバ、１２
，２２．３２はバス制御回路。 １３は接続指示信号出力ボート＋ ２３．３３は接続
指示信号入力ボート、２４はＣＰＵ、２５はバス切断制
御ＦＦ、２６はバス切断信号回路を示す。 特許出願人 富士通株式会社（外１名）代理人弁理
士 長谷用文廣（外１名）第１図 ！’、４ 口 ３ 口 葛 ５ 図
Claims (2)
- （１）１台のプロセッサより、他の複数のプロセッサへ
のブロードキャストが可能なマルチプロセッサシステム
であって、各プロセッサが該ブロードキャストバスより
自分を切離しあるいは接続するための手段を有するとと
もに、該切離しの指示を該ブロードキャストバスを介し
て行なうことを特徴とするブロードキャストバス制御方
式。 - （２）１台のプロセッサより、他の複数のプロセッサへ
のブロードキャストが可能なマルチプロセッサシステム
において、各プロセッサが該ブロードキャストバスより
自分を切離しあるいは接続するための手段を有するとと
もに、該ブロードキャストバスより自分を切離しあるい
は接続する制御を、各プロセッサの内部状態により行な
うことを特徴とするブロードキャストバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263249A JPS61139868A (ja) | 1984-12-13 | 1984-12-13 | ブロ−ドキヤストバス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59263249A JPS61139868A (ja) | 1984-12-13 | 1984-12-13 | ブロ−ドキヤストバス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61139868A true JPS61139868A (ja) | 1986-06-27 |
Family
ID=17386844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59263249A Pending JPS61139868A (ja) | 1984-12-13 | 1984-12-13 | ブロ−ドキヤストバス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267763A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 並列プロセッサのプロセッサ間データ転送方法及び並列プロセッサ |
| US5613138A (en) * | 1993-03-17 | 1997-03-18 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and multiprocessor system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211740A (en) * | 1975-07-10 | 1977-01-28 | Ibm | Information transfer mechanism for data processor system |
-
1984
- 1984-12-13 JP JP59263249A patent/JPS61139868A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5211740A (en) * | 1975-07-10 | 1977-01-28 | Ibm | Information transfer mechanism for data processor system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267763A (ja) * | 1988-04-20 | 1989-10-25 | Hitachi Ltd | 並列プロセッサのプロセッサ間データ転送方法及び並列プロセッサ |
| US5613138A (en) * | 1993-03-17 | 1997-03-18 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and multiprocessor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388243A (en) | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture | |
| JPH0787461B2 (ja) | ロ−カルエリアネツトワ−クシステム | |
| JPS61139868A (ja) | ブロ−ドキヤストバス制御方式 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JP2656977B2 (ja) | データ処理プログラムと端末との間の接続切換方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JP2966720B2 (ja) | 集中制御装置 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JP3067155B2 (ja) | データ転送装置 | |
| JPH0895901A (ja) | バス切替方法およびバス切替装置 | |
| JPS6077255A (ja) | 複数バス制御方式 | |
| JP2654524B2 (ja) | Ｌａｎの接続ポート切り替え方式 | |
| JPH0225963A (ja) | プロセッサ間通信方式 | |
| JPH09130874A (ja) | 通信制御装置 | |
| JPH0342741B2 (ja) | ||
| JPS5858671A (ja) | 装置間母線制御方式 | |
| JP2000224227A (ja) | 通信処理装置およびターミナルアダプタ | |
| JPH0433182B2 (ja) | ||
| JPS6242644A (ja) | 通信制御装置 | |
| JPH0561820B2 (ja) | ||
| JPH0193236A (ja) | 通信システム | |
| JPS62164154A (ja) | 割込制御方式 | |
| JPS62283747A (ja) | ロ−カルエリアネツトワ−ク通信制御方式 | |
| JPS6272053A (ja) | プロセツサユニツト | |
| JPS62241056A (ja) | デ−タ受信制御方式 |