JPS6113931U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6113931U JPS6113931U JP9932284U JP9932284U JPS6113931U JP S6113931 U JPS6113931 U JP S6113931U JP 9932284 U JP9932284 U JP 9932284U JP 9932284 U JP9932284 U JP 9932284U JP S6113931 U JPS6113931 U JP S6113931U
- Authority
- JP
- Japan
- Prior art keywords
- land
- wiring board
- semiconductor equipment
- land part
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の一実施例である半導体装置に用いられ
るリードフレームの平面図、第2図及び第3図は第1図
のA−A線及びB−B線に沿う要部拡大断面図、第4図
及び第5図は従来の半導体装置に用いられるリードフレ
ームの平面図及びC一C線に沿う要部拡大断面図、第6
図は他の従来の半導体装置に用いられる”IJ−ドフレ
ームの断面図である。 7・・・リードフレーム、8・・・ランド部、9−・・
リード、9′・・・リード先端部、11・・・配線基板
、15.15’・・・絶縁性突起、16,17,18・
・・電子部品、19・・・ワイヤ。
るリードフレームの平面図、第2図及び第3図は第1図
のA−A線及びB−B線に沿う要部拡大断面図、第4図
及び第5図は従来の半導体装置に用いられるリードフレ
ームの平面図及びC一C線に沿う要部拡大断面図、第6
図は他の従来の半導体装置に用いられる”IJ−ドフレ
ームの断面図である。 7・・・リードフレーム、8・・・ランド部、9−・・
リード、9′・・・リード先端部、11・・・配線基板
、15.15’・・・絶縁性突起、16,17,18・
・・電子部品、19・・・ワイヤ。
Claims (1)
- リードフレームのランド部下とこのランド部の近傍から
周辺に延びる複数のリードのランド部側先端部下とに跨
がって配線基板を固着し、ランド部と配線基板上に半導
体ペレットを含む電子部品をマウントしてワイヤボンデ
イングで接続したものであって、前記破線基板上の前記
ワイヤの下部に相当する箇所に絶縁性突起を形成したこ
とを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9932284U JPS6113931U (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9932284U JPS6113931U (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6113931U true JPS6113931U (ja) | 1986-01-27 |
JPH023622Y2 JPH023622Y2 (ja) | 1990-01-29 |
Family
ID=30658829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9932284U Granted JPS6113931U (ja) | 1984-06-29 | 1984-06-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6113931U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335366A (ja) * | 1992-05-29 | 1993-12-17 | Nec Corp | 半導体装置 |
-
1984
- 1984-06-29 JP JP9932284U patent/JPS6113931U/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05335366A (ja) * | 1992-05-29 | 1993-12-17 | Nec Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH023622Y2 (ja) | 1990-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6113931U (ja) | 半導体装置 | |
JPS6112249U (ja) | 半導体装置 | |
JPS59145047U (ja) | 半導体装置 | |
JPS6025159U (ja) | リ−ドフレ−ム | |
JPS5844871U (ja) | 配線基板 | |
JPS60181051U (ja) | リ−ドフレ−ムの構造 | |
JPS6081664U (ja) | 集積回路パツケ−ジ | |
JPS5954956U (ja) | 半導体パツケ−ジ | |
JPS5996851U (ja) | 半導体装置 | |
JPS59131159U (ja) | 半導体装置 | |
JPS6037253U (ja) | 半導体装置 | |
JPS6059541U (ja) | 集積回路用リ−ドフレ−ム | |
JPS6117737U (ja) | 半導体装置 | |
JPS60149166U (ja) | 混成集積回路装置 | |
JPS6094836U (ja) | 半導体装置 | |
JPS5961543U (ja) | 半導体装置 | |
JPS6096846U (ja) | 半導体集積回路装置 | |
JPS5965553U (ja) | 集積回路装置 | |
JPS5989551U (ja) | 半導体集積回路装置 | |
JPS6052634U (ja) | 半導体装置 | |
JPS60167345U (ja) | 樹脂封止半導体装置 | |
JPS58135971U (ja) | プリント板のジヤンパ線固定構造 | |
JPS5929036U (ja) | Lsiのチツプ実装構造 | |
JPS60934U (ja) | 集積回路装置 | |
JPS58111959U (ja) | 半導体装置 |