JPS61136331A - 時分割多重集配信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は複数の低速回線信号を時分割多重方式によって
高速用一回線にて送信し、また高速回線で受信した時分
割多重信号を分離して複数の低速回線へ送出する時分割
多重集配信装置の改良に関し、１つのマイクロプロセッ
サで高速回線と複数の低速回線の送、受信制御を効率よ
く行うことが特徴である。

（従来の技術） 高速回線と複数の低速回線の制御は１つのマイクロプロ
セッサ（以下ＭＰＵと略記）で行うことができるが、高
、低速回線信号の処理はキャラクタ毎に９行うのが通例
である。従来は高速回線の１Φヤラクタタイムより短く
、低速１回線と高速回線の合計処理時間より長い時間を
基本時間とするタイムスロットを各回線に割当て、タイ
ムスロット内で送受信信号の処理を行っている。なおキ
ャラクタタイム＝８ビｙ　）　Ｘ　４送速度ＣＭ−）と
する。

低速回線信号はＭＰＵがキャラクタ毎に処理し、高速回
線信号はフレーム単位で処理する　ＤＭＡ（ダイレクト
メモリアクセス）転送を用い、ＭＰＵの負荷を軽くする
方法がよく用いられている。

近年低速回線と高速回線は共に高速化の傾向にあるが、
ＭＰＵはそれほど高速化が進んでいない。

それに加えてＭＰＨの機能と周辺回路の動作が複雑で、
ＭＰＵの処理時間を計算で求めることは非常に碓しくな
って来た。

次に従来の技術をさらに具体的に詳細説明するが、時分
割多重集配信装置が、複数の低速回線からの入力信号を
時分割多重化してフレーム信号を生成し高速回線へ送出
する場合と、高速回線から時分割多重化したフレーム信
号を受信し複数の低速回線へ出力する場合について説明
する。

第１図は従来の時分割多重集配信装置の回線側図で、Ｌ
Ｏは高速回線、ｖｏは高速回線の伝送速度、ＬＬ　、　
Ｌ、、２　、　Ｌ、３は低速回線テ、ｖ、、ｖ２．ｖ３
はそのそれぞれの伝送速度を示す。ここでｖｌ＝ｖ２＝
ｖ３＝ｖ。

／４の関係がある。

信 第２図は従来の時分割多重集配装置における時分割多重
処理部の構成側図である。図中１はカウンタで一定時間
長の繰返し信号７を出力する。２は時分割多重処理を行
うＭＰＵ、　３は高速回線送受信部、４は低速回線送受
信部、ただし２回線分は省略している。５はフレームバ
ッファ、６はＤＭＡ制御部、７〜２７は信号である。

８はＭＰＵ　２よりの制御信号、９はＭＰＵ２よりの制
御信号、１０はＤＭＡ制御部６からＭＰＵ２へのＤＭＡ
許可要求信号、１）は２より６へのＤＭＡ許可信号、１
２はＤＭＡ制御部６を制御する信号、１３は高速回線送
受信部３とＤＭＡ制御部６の間で授受する信号、１４は
ＤＭＡ要求信号（３→６）、１５はフレーム信号で３か
ら高速回線へ送出する。１６は３へ入力するフレーム信
号、１７は低速回線送受信部４が低速回線へ送出する低
速信号、１８は４へ入力される低速信号、１９はＭＰＵ
　２よりの４の制御信号、２０はＭＰＵ２に入力する４
の状態を表わす信号、２１はＭＰＵ　２と低速回線送受
信部４間の授受信号、２２はＭＰＵ　２がフレームバッ
ファ５へ出し入れするフレーム信号、２３はＤＭＡ制御
部６がフレームバッファ５に出し入れするフレーム信号
、２４は６がＭＰＵ２へ通知するフレーム送信終了信号
、２５は６よりＭＰＵ２へ通知するフレーム受信終了信
号、２６はＭＰＵ２がフレームバッファ５をアクセスす
るときのアドレス信号、２７はＤＭＡ制御部６が５をア
クセスするトキのアドレス信号である。

第３図は従来の低速回線処理およびその他の処理の割当
て時間の一例を系す図で、Ｔ１は各低速回線に割当てた
一定時間、Ｔ３は高速回線の１キヤラクタタイムより短
い一定時間、Ｔ２は高速回線フレーム送受信終了処理お
よびその他の処理に割当てた時間である。

第４図は高速回線のフレームのフォーマットの一例図で
、Ｔ４は１キヤラクタタイム、ＳＹＮはフレームの同期
信号、ＤＩ、Ｄ２．Ｄ３はそれぞれ低速回線Ｌｌ　、　
Ｌ２　、　Ｌ３のデータ信号であり、ＳＹＮパター７は
０１）０１０００のようで左から順に送出する。なお時
間の決め方は次のようである。

Ｔ４：高速回線の１キャラクタタイム Ｔ３：Ｔ、−α（αはＭＰＵが割込み禁止状態で動く最
大時間） Ｔ１：低速回線１回線の送受信処理に要する時間Ｔ２：
　Ｔｓ　　Ｔ＋　、　Ｔ２は高速回線フレームの送受信
終了および開始処理に要する時間以上でなければならな
い。一般にＴ２＞ＴＩ 次に第２図の動作を説明する。各回線からの入力信号を
取りこぼさないために、また各回線へ信号を連続して送
出するには、各回線の１キヤラクタタイム以内に送受信
処理をする必要があるので、最も伝送速度の速い高速回
線の１キヤラクタタイムＴ４より短いＴ３を基本時間と
し、各Ｔ３に低速回線処理を割当てる。第２図において
ＭＰＵ２が低速回線送受信部４へ１９を通じて送受信動
作開始を指示し、またカウンタ１が信号を周期Ｔ３で繰
返し出すように８を通じて制御信号を送ると、カウンタ
１は以後７を通じてＭＰＵに繰返しＴ３周期信号を送出
する。ＭＰＵ　２はこの信号を受けると１）時間以内に
低速回線の送受信処理を行う。このとき低速信号１８が
１キャラクタ分低速回線送受信部４に入力されていると
、ＭＰＵ２は状態信号２０によって受信を検知し２１を
通じて４より受信信号を取込み、２６でアドレス指定し
て２２を通じてフレームバッファ５へ格納する。またフ
レームバッファ５に処理中の低速回線向は信号があり、
４が送信信号を受取れる状態であることを状態信号２０
によってＭＰＵ２が検知すると、ＭＰＵはフレームバッ
ファから２２を通じて上記信号を取出し、２１によって
４へ送信信号を送シ１７に低速信号を送出させる。ＭＰ
Ｕ２は以上の低速回線に対する処理をＴ３時間間隔で繰
返す。

低速回線の処理中（ＴＩの間）はＭＰＵ　２は外部から
の割込要求を受付けない。従ってＴｌ中に高速回線から
フレーム送受信終了の割込要求があってもこの処理は最
大Ｔ１時間待たされる。

次に高速回線処理を説明する。ＭＰＵ２はＴＩ以外の時
間に高速回線の処理を行う。すなわちＭＰＵ２はフレー
ム送受信の開始、終了の処理を行い、フレームの各キャ
ラクタはＤＭＡ制御部６が送受信制御を行う。

ＭＰＵ２Ｕ１２を介してフレームバッファアドレス。

フレーム長をＤＭＡ制御部６へ渡し、また９を介して高
速回線送受信部３へ送受信開始を指示する。

この状態で３へフレーム信号１６が入力すると、３は入
力が１キャラクタ揃うたびに受信ＤＭＡ要求をＤＭ請、
制御部６へ１４を介して出す。これを受けた６はＤＭＡ
許可要求信号を１０を介してＭＰＵ２に出すと、ＭＰＵ
　２からＤＭＡ許可信号１）が出て６はフレームバッフ
ァ５へのアクセスを停止する。ＤＭＡ制御部６はＤＭＡ
許可信号１）を受けると、高速回線送受信部３からフレ
ーム信号を１３を介して受取り、フレームバッファ向け
の２７ヘアドレス信号ヲ、２３ヘフレーム信号をそれぞ
れ送出する。また３は受信ＤＭＡ要求を１４へ出すこと
を停止する。このフレーム信号ハフレームパッファ５の
アドレス信号２７で示されるアドレスに格納される。こ
の格納後ＤＭＡ制御・部６はアドレスとカウンタを更新
し、ＤＭＡ許可要求ｌＯを停止する。１０がなくなれば
ＭＰＵ　２はＤＭＡ許可１）を出すことを止め、必要に
応じそフレームバッファ５をアクセスする。以上のフレ
ーム受信処理をフレームの最後のキャラクタまで行うと
、ＤＭＡ制御部６は７レ一ム受信終了信号２５を出す。

この２５を受けたＭＰＵ２は６から１２を通じて受信フ
レーム格納アドレスとカウントを受取り、続いて別ノ７
レームバッ７７７　）’レスｌ　７　Ｌ’−Ａ長を同じ
（１２を通じて６へ渡し、再度フレーム受信を可能にす
る。以上の動作をくり返す。

送信の場合も同様であって、高速回線送受信部３はフレ
ームの１キヤラクタを１５へ出し始めると、次の送信キ
ャラクタをもらうため送信ＤＭＡ要求を１４によってＤ
ＭＡ制御部６へ出すと、ＤＭＡ許可要求がｌＯによって
ＭＰＵ２に送られる。これを認めたＭＰＵ　２はＤＭＡ
許可を１）によって返送し、フレームバッファ５へのア
クセスをやめる。ＤＭＡ制御部６はＤＭＡ許可１）を受
けると、アドレス２７を出力し５からキャラクタ２３を
取り込み、１３によって送受信部３へ送ると共にＤＭＡ
許可要求１０を停止する。アドレス２７の出力もやめる
。ＭＰＵ　２はＤＭＡ許可１）の出力をやめ、必要に応
じてフレームバッファ５をアクセスする。３はキャラク
タを受取ると送信ＤＭＡ　要求１４の出力をやめる。以
上のフレーム送信処理をフレームの最後のキャラクタま
で行うと、ＤＭＡ制御部６はフレーム送信終了信号２４
をＭＰＵ２へ送ると、ＭＰＵ２は次送信フレーム格納ア
ドレス。

７レーム長を１２によって６へ渡し、次フレーム送信信
号のＤＭＡを可能にする。これを受けてＤＭＡ制御部６
は）　レーム送信終了信号２４の出力をやめる。

これを繰返す。

しかしこのような従来の方法では高、低速回線の高速化
の要求は次の理由から実現が困難である。

これを第３図によって説明すると、低速回線１回線当シ
の処理時間Ｔ！と高速回線のフレーム毎の処理時間Ｔ２
はほとんど変らないが、Ｔ３は高速回線の伝送速度に逆
比例して短くなるのでＴ１とＴ２の和がＴ３より長くな
シ、高速回線および低速回線の送受信処理が各回線の１
キヤラクタタイム以内にできなくなるからである。（数
値例によって後に説明する。） （発明の具体的な目的） 本発明は上記の時分割多重集配信装置において、高速回
線と低速回線の高速化の要求を満すことができない従来
の装置ゐ欠点を解消するために行ったものである。

（発明の構成と作用） 従来は高速回線の１キヤ、ラクタタイムよＩＪ）Ｌ短い
時間Ｔ３を基本時間にしていたが、本発明では低速回線
の１キヤラクタタイムより少し短い時間（Ｔｅとする）
を基本時間とし、この基本時間内に複数の低速回線処理
を割当てること、および従来高速回線のフレーム送受信
処理を高速回線の１キヤラクタタイムで行っていたのを
１フレームタイム以内で行うことによって高速化する。

このようにすれば基本時間を低速回線の１キヤラクタタ
イムより少し短い時間に設定することになるから、各低
速回線処理の繰返し時間が一定であることが必要である
が、従来の技術で述べたようＫＭＰＵの処理時間を任意
にすることは困難であるから、ＭＰＵの命令と一定時間
後にＭＰＵを起動する回路とを用いて各低速回線の処理
サイクルを一定にする方法を用いた。

第５図は本発明の時分割多重集配信装置の回線側図で、
ＬＯは高速回線、ＬＬ−Ｌ６は低速回線、ｖ、　１■１
〜ｖ６はそれぞれＬＯ、Ｌｌ〜Ｌ６の伝送速度で、Ｖｌ
　＝Ｖｚ　＝Ｖ３　＝Ｖ４　＝Ｖ５　＝Ｖ６１　Ｖｏ　
＞（ＶｔからＶ、ｔでの和）である。

Ｍ６図は時分割多重集配信装置における本発明の時分割
多重処理部の構成側図である。図中の５０はＦＦ（フリ
ップ７０ツグ）でセット、リセットの２つの状態をと！
５、ＭＰＵ５５からセット状態にされ、ワンシ１．トパ
ルス発生器（以下ワンシ、ットと略記）５１の出力でリ
セットされワンショット５１にトリガを与える。この５
１はＦＦ　５０からトリガを与えられる度に一定時間長
のパルスを出力する。５２はオアゲート、５３はワンシ
ョットで第１カウンタ５４からトリガが与えられる度に
一定長のパルスを出力する。カウンタ５４は一定周期の
繰返し信号を出力する。５５は時分割多重処理を行うＭ
ＰＵ、なお５０〜５４はＭＰＵの処理に必要なタイミン
グ回路を形成するものと言える。５６は高速回線送受信
部（以下高速送受信部と略記）、５７はフレームバッフ
ァで、各低速回線から入力され高速回線へ送出するフレ
ームや高速回線から人力され各低速回線へ送出されるフ
レームを格納する。そして送信、受信共２面ずつあり２
面のアドレスは連続している。

つまり１番目のバッファの最終アドレスの次のアドレス
は２番目のバッファの先頭アドレスとなる。

５８はＤＭＡ制御部で、フレームバッファ５７からフレ
ーム信号を取出して高速送受信部５６へ出力したり、５
６力ラフレーム信号を受取ってフレームバッファ５７へ
出力する。５９は低速回線送受信部で以下低速送受信部
と略記する。６０は第２カウンタで、高速送受信部５６
が出力するキャラクタ毎の送信１仏要求および受信ＤＭ
Ａ要求の数をカウントし、ｌフレームの終了を検知して
ＭＰＵ５５へ通知する。６１〜９０は信号であって、６
１はＭＰＵ５５からのＦＦ５０のセット信号、６２はＭ
ＰＵ　５５がワンショット５１に出力させるセット信号
、６３はＦＦ５０からトリガされたワンショット５１の
出力信号、６４はＦＦ５０よりワンショット５１へのト
リガ信号、６５は一定周期繰返し信号でカウンタ５４の
出力、６６はワンシ、、）５３の出力信号、６７はＭＰ
Ｕ５５がワンショット５３を出力させるセット信号、６
８はＭＰＵ５５がカウンタ５４に繰返し周期の値を設定
する信号、６９はＭＰＵ５５が高速送受信部５６へ送、
受信動作の開始、停止等を制御する信号、７゜はＤＭＡ
許可要求信号で、ＤＭＡ制御部５８が送、受信フレーム
信号をＤＭＡ転送するに先立ってＭＰＵ５５に出力する
。７１はＤＭＡ許可信号で、要求７０を受けたＭＰＵ５
５がＤＭＡ制御部５８へ出力する。７２はフレームバッ
ファアドレス、フレーム長などの信号でＭＰＵから５８
へ出力する。７３は送受信フレーム信号で、ＤＭＡ制御
部５８と高速送受信部５６間で授受される。

７４はＤＭＡ要求信号で５６が５８および第２カウンタ
６０へ出力する。７５はフレーム信号で高速送受信部５
６から高速回線に出力する。７６は５６へ入力されるフ
レーム信号、７７はフレーム信号でＭＰＵがフレームバ
ッファ５７に出し入れする。７８はアドレス信号でＭＰ
Ｕ２＞Ｅフレームバッファ５７をアクセスすると　きに
用いる。７９はフレーム信号でＤＭＡ制御部５８が７レ
ームパツフアへ出し入れする。８０はアドレス信号で５
８がフレームバッファ５７をアクセスするとき用いる。

８１は低速送受信部５９が低速回線へ出力する低速信号
、８２は５９へ入力される低速信号、８３はＭＰＵ５５
が低速送受信部５９を制御する信号、８４は５９が５９
の状態をＭＰＵに出力する信号、８５はＭＰＵと５９の
間の授受信号、８６はフレーム送信終了信号で、カウン
タ６０が送信ＤＭＡ要求７４を１フレームのキャラクタ
分カウントしたときにＭＰＵ　５５へ出力する。

８７はＭＰＵがカウンタ６０ヘフレーム送信終了信号８
６を認めたことを通知する信号、８８はフレーム受信終
了信号でカウンタ６０が受信ＤＭＡ要求７４を１フレー
ムのキャラクタ分カウントしたときにＭＰＵへ出力する
。８９はＭＰＵがカウンタ６０へフレーム受信終了信号
８８を認めたことを通知する信号、９０は６３と６６の
オア入力による出力信号である。

次にＭＰＵ　５５とＤＭＡ制御部５８についてさらに説
明を加える。

（１）ＭＰＵ５５は複数のはん用レジスタを持ち、外部
から割込み要求を受けるとそれまでの処理を中断して割
込みの処理を優先的に行う機能を有し、また外部割込み
要求の受付を保留する機能を有する。さらに外部から入
力される信号の状態を調べ、その信号が特定の状態にな
るまで次のステップへ進まない働きをする命令を持ち、
複数の外部割込み要求を受付ける。この場合外部割込み
に優先度を持たせ、同時に複数の外部割込込み要求が発
生した場合は、その中で一番優先度の高い外部割込み要
求を受付は他の割込み要求は保留される。

＋２＋　ＤＭＡ制御部５８では送信と受信の各制御部は
、独立していて各制御部はアドレス力つ／りとフレーム
長カウンタの２組ずつを持っている。そのうち１組はＭ
ＰＵから与えられた各カウント値を記憶ｔ、ておくベー
スカウンタ、他の１組は実際のＤＭＡ制御に使われ、Ｄ
ＭＡ転送毎に更新されるカウンタである。ＤＭＡ制御部
５８には２つの動作モードがある。１つのモードはＭＰ
Ｕから与え・られたフレーム長カウンタの数だけＤＭＡ
転送を行ったら再度ＭＰＵからカウント値を与えられる
まではＤＭＡ転送を行わないモード、他の１つは一度Ｍ
ＰＵからカウント値を与え−もれたら以後与えられたフ
レーム長カウンタの数だけＤＭＡ転送を行なうと、ＭＰ
Ｕの制御を受けることなくベースカウンタの内容をコピ
ーして繰返し、同じアドレスから同じ数だけＤＭＡ転送
を制御するモードで、つまりＭＰＵが一回介入する必要
があるが、以ｆｆｌハフレームバ、７アアドレスおよび
フレーム長を変える必要がない場合にはＭＰＵは２度以
上介入する必要がないもので、本願ではこの後者のモー
ドを用いる。

次に第７図〜第１）図について説明し続いて本願装置の
動作を説明する。第７図は低速回線処理とその他の処理
の時間割当ての一例図で、Ｔ５はＭＰＵの割込禁止時間
およびレジスタ退避の時間、Ｔ６は各低速回線処理への
割当て時間、Ｔ７は低速回線処理終了後のレジスタ復帰
の時間、Ｔ８は高速回線フレーム送受信終了処理および
その他の処理への割当時間、Ｔ９は低速回線の１キヤラ
クタタイムより短い一定時間である。

第８図は高速回線フレームのフォーマットの一例図で、
Ｔ’ｔｏは１キヤラクタタイム、Ｔ１）は１フレームタ
イム、ＳＹＮはフレームの同期信号、Ｄ１〜Ｄ６はＬｌ
−Ｌ６低速回線の複数キャラクタ分の信号、Ｘは低速回
線の伝送速度の総和と高速回線の伝送速゛度の差分に等
しいダミー信号である。

第９図はｔａＧ図の主要部の信号およびＭＰＵの処理内
容を示すタイムチャートで、に）は第１カウンタ５４よ
りの一定周期繰返し信号６５、（ロ）はワンショット５
３の出力信号６６、（ｅ）はＦＦ５０の出力信号６４、
（山はワンショット５１の出力信号６３、（ｅ）はＭＰ
Ｕ５５の処理内容を示し、最初のレジスタＭＰＵの最大
割込禁止時間’ｈｚとレジスタ退避時間の和で（ｂ）の
Ｔ２０に等しい。最終のレジスタはレジスタ復帰時間を
示す。（ｆ］〜（ｉ）は本発明が用いられない場合ＫＭ
ＰＵの処理時間が変動することを示すタイムチャートで
、（ｆ）はＭＰＵが割込禁止でないときにカウンタ５４
の出力６５が＠１”になり直ちに割込み処理が行われる
場合で（へ）のように処理される。＠はＭＰＵが割込禁
止になった直後にカウンタ５４の出力６５が１）′にな
り割込処理が最大割込禁止時間Ｔ２２待たされた場合で
（ｉ）のように処理される。（ｆ）と＠の処理開始時間
の差が最大変動時間になる。なおＴｌ１ｌは各低速回線
処理に要する最大時間である。

第１０図は第６図中の信号８６〜８９のタイムチャート
で、ｊはフレーム送信終了の８６．またはフレーム受信
終了の８８、ｋはフレーム送信終了に対する応答の８７
．またはフレーム受信終了に対する応答８９の各信号を
示し、ｔはフレーム送信、受信終了処理可能な時間を示
す、ｍとｎはそれぞれｊとｋの拡大チャートである。

第１）図は第６図のＭＰＵの低速回線処理の一例を示す
フローチャートである。割込処理は左側のフローチャー
トのようで、このチャートの１００でＭＰＵが割込処理
で使用するレジスタを退避し、１０１で同期命令ＷＡＩ
Ｔを実行し、第６図の第１カウンタ５４の出力６５の始
めから一定時間経過するまで次のステップに進まない。

１０２では第７図のＬ６まで処理終了したかを判定し、
未了なら１０３で１つの低速回線処理を行い、終了なら
１０４でレジスタを復帰する。

１０３の集配信処理は右側の７０−チャートによって説
明される。１０５は第６図のＦＦ　５０をセットし、Ｆ
Ｆ５０の出力でワンショット５１にトリガを与えるトリ
ガ命令、１０６は該当する低速回線が論理的に接続か未
接続かの状態判定、１ｏ７はその低速回線より１キヤラ
クタ受信したか否かの判定、１０８は低速回線より受信
した１キヤラクタをその回線のフレームバッファへ格納
しバッファポインタ更新をする。１０９は１０５から一
定時間経過するまで次のステップに進まないようにする
同期命令ＷＡ工Ｔ、１）０は１０５と同じトリガ命令、
１）１はその低速回線送受信部が送信できるか否かの判
定、１）２はその低速回線へ送出するキャラクタの有無
の判定、１）３はその低速回線向フレームバッファから
１キャラクタ取出しその低速回線へ送出する。

１）４は１）０から一定時間経過するまで次のステラへ へ進まないための同期命令ＷＡＩＴＸ　１）５は１０９
と同じ、１）６は１）０と同じである。

次に第５図に示した接続図、第６図に示した実施図にお
いて、第７図に示す時間で各回線処理を行う場合の動作
を説明する。このときの高速回線フレームのフォーマッ
トは第８図、主な信号のタイムチャートは第９図と第１
Ｏ図、ＭＰＵの処理７０−は第１）図にそれぞれ示しで
ある。

ＭＰＵ５５が低速回線の１キヤラクタタイムよ４）［い
時間Ｔ、の繰返し信号出力開始の信号６８をカウンタ５
４へ出力すると、カウンタ５４は以後Ｔ９で繰返す信号
６５を第９図（ａ）のように出力する。同様Ｋ　ＭＰＵ
５５はその最大割込禁止時間と割込処理におけるレジス
タ退避時間の総和Ｔ２０を設定する信号６７をワンショ
ット５３へ出力する。以後ワンショット５３ハカウ／り
５４からの信号６５が入力する度にトリガされ、第９図
■のように時間Ｔ２０の信号６６をオアゲート５２に出
力する。

さらにＭＰＵ５５は高速送受信部５６に対する送受信開
始信号６９を出力し、これによって５６は送受信動作を
開始する。またＭＰＵ５５は低速送受信部５９に送受信
開始の信号８３を出力し、これＫよって５９は送受信動
作を開始する。ＭＰＵ５５またはＤＭＡ制御部５８へ送
、受フレームバッファのアドレスと２フレーム長のカウ
ント信号７２を出力し、これによって以後５８は連続す
る２つのフレームバッファのＤＭＡｆ＝送を繰返し行な
うモードになる。

さらＫ　ＭＰＵ　５５は低速回線の受信処理と送信処理
の各最大処理時間のうち長い方の時間Ｔ２１（第９図）
を設定する信号６２をワンショット５１へ出力し、これ
によって５１は以後ＦＦ　５０がリセット状態からセッ
ト状態に変化する毎に、ＦＦ５０の出力信号６４でトリ
ガされＴ２１０時間だけ＠１”を出力する。以上が初期
設定である。

さてカウンタ５４の出力６５が１）”〔第９図（ａ）　
）　Ｋなると、これによってワンショット５３の出力６
６は１２０時間“１”〔第９図（ロ）〕になり、オアゲ
ート５２の出力９０をＭＰＵに入力させる。これと同時
にカウンタ５４の出力６５は外部割込要求信号としてＭ
ＰＵへ入力される。ＭＰＵ５５は割込み許可状態で６５
が＠ｌ”になると、それまでの処理を中断し割込み処理
を開始し、第１）図のようにレジスタ退避１００を行い
、続いてＷＡ　Ｉ　Ｔ命令１０１を実行する。このＷＡ
　Ｉ　Ｔ命令で信号９０の状態がテストされ、９ｏが＠
Ｏ’　Ｋなるまで繰返しテストされる。この信号９ｏは
′１”になってから７２０時間経過すると加”Ｋなるが
、Ｔ２ＯはＭＰＵ５５の最大割込禁止時間とレジスタ退
避処理の所要時間の和より長い時間に設定しであるので
、信号６５が′Ｒ１＃になってからＷＡＩＴ命令１０１
を終了するまでの時間は一定になる。つぎＫＭＰＵ５５
はすべての低速回線処理が終了か未了かを判定（１０２
）して、未了なら集配信処理（低速回線からの受信を集
信、低速回線への送信を配信と呼ぶ）１０３を行い、終
了ならレジスタ復帰１０４を行い割込処理を終了する。

ここで集配信処理１０３（第１）図）を詳細に説明する
。ＭＰＵ５５がセット信号６１をＦＦ　５０に出力する
と、ＦＦ　５０はセット状態になりその出力６４は１）
”（第９図Ｃ）になる。ワンンヨ、ト５１は信号６４が
＠１＃になるとトリガされ（第１）図のトリガ１０５）
、Ｔ２１　（第９図ｄ）の時間″１”を６３としてオア
ゲート５２とＦＦ　５０に出力する。オアゲート５２は
信号６３と６６をオアした出力９０をＭＰＵ５５へ送入
する。他方ＦＦ　５０は信号６３が＠１＃からＩＯ＃に
なればリセットされる。ＭＰＵ５５はトリガ１０５の後
低速回線が論理的に接続状態にあるか否かを判定しく第
１）図１０６）、接続状態の場合には次に低速送受信部
５９が低速回線信号８２を１キヤラクタ受信しているか
否かの情報８４をＭＰＵに送入しているので、ＭＰＵ５
ｓはこれＫよって１キヤラクタ受信か否かを判定（第１
）図１０７　）　ｌ、、受信しているときは低速送受信
部５９から受信キャラクタを読み込んで、このキャラク
タ７７ヲアドレス７８で指定される７レームバツ７ア５
７へ格納する（第１）図１０８）。受信キャラクタが無
い場合または受信キャラクタをフレームバッファ５７に
格納した後、ＭＰＵ５５はＷＡ　Ｉ　Ｔ命令１０９を実
行する。この命令１０９で信号９ｏの状態がテストされ
、信号９０が１０”になるまで繰返しテストされる。信
号９０は＠′１＃になってから時間Ｔ２１経過すると０
”になるので、受信キーヤラクタの有無に関係なくＷＡ
ＩＴ命令１０９　Ｆｉ）リガ１０５からＴ２１経過後に
終了する。この１０９が終了するとき信号６３は１→０
に変化し、ＦＦ５０はリセットされる。っぎＫ　ＭＰＵ
５５は再度トリガ１）０するが、この動作はトリガ１０
５と全く同じである。

トリガ１）０の次に低速送受信部５９が次に送信するキ
ャラクタをＭＰＵから受は取る準備ができてぃるか否か
の情報８４を出力しているので、ＭＰＵはこれから１キ
ヤラクタ転送の可否を判定（１）１，）　Ｌ、転送可能
なら更に高速回線から受信したフレームの有無を判定（
１）２）　ｌ、て、有りの場合はＭＰＵ５５はアドレス
信号７８で指定されるフレームバッファ５７からキャラ
クタ７７を取り出し、送信キャラクタ８５を低速送受信
部５９へ送ると、５９内の送信バッファへ取り込まれ（
１）３）、現在送出中のキャラクタの次に送出される。

１キヤラクタ転送不可の判定（１）１）のときおよび高
速回線から受信していない場合（１）２）、もしくは送
信キャラクタ転送処理を行なった後ＭＰＵ５５はＷＡＩ
Ｔ命令１）４を実行する。トリガ１０５　、１）０　、
１）６は同一処理、ＷＡＩＴ１０９　、１）４　、１）
５は同一処理である。

以上の説明によって明らかなように低速回線の各々の処
理時間はほとんど変動しない。なお参考までに説明する
と、トリガとＷＡ　Ｉ　Ｔ機能がない場合には、第９図
（ｆ）〜（ｉ）　Ｋ示すように低速回線処理時間は大き
く変動し、割込禁止時間の変動だけでなく、各低速回線
処理にも変動がある。

次に高速回線フレームの送受信について説明する。ＭＰ
Ｕ５５が２フレーム分連続する送信フレームバッファ５
７の最初のフレームバッファに各低速回線から受信した
キャラクタを第８図のフォーマットでセットし、高速送
受信部５６およびＤＭＡ制御部５８に初期設定処理を行
うと、以後高速送受信部５６は送信ＤＭＡ要求７４をＤ
ＭＡ制御部５８と第２カウンタ６０へ送る。このとき５
８はＤＭＡ許可要求７０をＭＰＵへ出力すると、ＭＰＵ
はフレームバッファ５７へのアクセスをやめ、ＤＭＡ許
可７１をＤＭＡ制御部５８へ出力する。これによって５
８はアドレス信号８０を７レームパツフア５７に出力す
ると、５７から１キヤラクタ７９が取り出され、ＤＭＡ
制御部５８内のアドレスカウンタとフレーム長カウンタ
を更新し、高速回線送信キャラクタ７３として５８から
高速送受信部５６へ出力すると、５６は送信ＤＭＡ要求
７４の５８への出力をやめる。ＤＭＡ制御部５８は要求
７４がなくなるとＭＰＵへのＤＭＡ許可要求７０を停止
する。ＭＰＵはこの７０の消失によってＤＭＡ許可７１
を停止し、必要ならフレームバッファ５７へのアクセス
を開始する。以上の動作を高速回線送信フレームの２フ
レーム分のキャラクタについて行うと、ＤＭＡ制御部５
８は最初の送信フレームバッファの先頭から上記動作を
繰返す。

つまりＤＭＡアドレスはＭＰＵ５５が最初にセットした
アドレスから順に進み、２フレーム分進むとＭＰＵがセ
ットしたアドレスへ戻る。

他方第２カウンタ６０は送信ＤＭＡ要求７４の数を常時
カウントしていて、■フレーム分カウントするとフレー
ム送信終了信号８６をＭＰＵＫ出力する。これによって
ＭＰＵは送信終了したフレームバッファ５７に次の送信
キャラクタをセットし、その後送信処理終了認知信号８
７をカウンタ６０に送ると、カウンタ６０は７レ一ム送
信終了信号８６の出力をやめる。

しかしＤＭＡ要求７４のカウントは続ける。第１０図の
（ｊ）〜（ロ）はこのタイミングを示すもので、フレー
ム送信終了処理は低速回線処理の行われていない時間Ｔ
８に行われる。処理が１キヤラクタタイムＴ９で終らな
いときもあるが、１フレームタイム以内に終了すればよ
いので特に問題とはならない。

高速送受信部５６はＤＭＡ制御部５８から受取った送信
キャラクタ７３を順次高速回線７５へ送出する。初期設
定後入力フレーム信号７６が高速送受信部５６へ１ビツ
トずつ入力されると、５６はフレーム信号７６が１ビツ
ト入力する毎にＳＹＮパターンと比較していて一致する
と、以後入力するフレーム信号７６を８ピツト毎に区切
シキャラクタとして処理する。

セして１キヤラクタ受信すると高速送受信部５６は受信
ＤＭＡ要求７４をＤＭＡ制御部５８と第２カウンタ６゜
Ｋ送る。５８はこの７４を受けるとＤＭＡ許可要求７ｏ
をＭＰＵへ出力し、ＭＰＵハフレームバッファ５７への
アクセスをやめ、ＤＭＡ許可７１を５８へ出力する。７
１を受けたＤＭＡ制御部５８は高速送受信部５６から受
信キャラクタ７３を取シ出し、アドレス信号８０を出力
して受信したキャラクタ７９をフレームバッファ５７へ
格納し、アドレスカウンタとフレーム長カウンタを更新
する。

高速送受信部５６はＤＭＡ制御部５８が受信キャラクタ
を取シ出すと、受信ＤＭＡ要求７４の出力を停止する。

５８は受信したキャラクタ７９をフレームバッファ５７
へ格納すると、ＤＭＡ許可要求７ｏのＭＰＵへの出力を
やめる。ＭＰＵはこの７０がなくなるとＤＭＡ許’５Ｔ
７１の出力をやめ、必要な場合にはフレーム、くッファ
５７へのアクセスを開始する。

以上の動作を高速回線受信フレームの２フレーム分のキ
ャラクタについて行うと、ＤＭＡ制御部５８はａ初の受
信フレームバッファの先頭から動作を繰返す。つまりＤ
ＭＡアドレスはＭＰＵが最初にセットしたアドレスから
順に進み、２フレーム分進む、１！：ＭＰＵ５５がセッ
トしたアドレスに戻る。また第２カウ／り６０は受信Ｄ
ＭＡ　要求７４を常時カウントし、１フレーム分カウン
トするとフレーム受信終了８８をＭＰＵに出力する。Ｍ
ＰＵ５５は８８を受けると受信終了したフレームバッフ
ァ５７からキャラクタを取出し、各低速回線向はバッフ
ァへ振り分は受信処理終了（受信終了信号８８の認知）
信号８９をカウンタ６０へ出力する。カウンタ６０はこ
のときフレーム受信終了信号８８のＭＰＵへの出力をや
めるがカウントは続ける。第１０図（ｊ）〜（ｎ）Ｋこ
のタイミングを示したが、フレーム受信終了処理は低速
回線処理の行われていない時間Ｔ８に行われる。処理が
１ギャラクタタイムＴ、で終らない場合もあるが、１フ
レームタイム以内には終了する。従ってカウンタ６０か
らＭＰＵへの出力は割込み入力となる〇（発明の効果） ＭＰＵの最大割込み禁止時間を５０μｓ、割込み処理の
レジスタ退避と復帰を各２０μＳ、低速回線１回線の送
受信処理時間’ｒｓ＝’ｒｔを８０μｓ１高速回線送信
処理および受信処理に各２００μｓ　（、’、Ｔ２＝　
２　Ｘ２００４　）と仮定すると、一般に使用される回
線の伝送速度には１２００ｂ／ｓ　、　２４００ｂ／ｓ
　、　４８００ｂ／ｓ　。

９６ｏｏｂ／ｓ　、　１９．２ｋｂ／ｓ　、　４８ｋｂ
／ｓ　、　６４ｋｂ／　ｓなどがあるが、従来の技術で
接続できる最高伝送速度は、高速回線の１キヤラクタタ
イム以内に高速回線フレームの送信と受信の処理をしな
ければならないので、高速回線９６００ｂ／Ｓ　　、低
速回線２４００ｂ／ｓ３回線である。なお９６００　ｂ
　／　ｓの１キヤラクタタイムは約８３３ｐＢ、　１９
．２ｋｂ／ｓの１キヤラクタタイムは約４１７μｓであ
ってＴＩ＋Ｔ２＝８０＋　２００　Ｘ　２＋２０Ｘ　２
　＝　５２０μ８に対しＴ３＝’ｌ’、−αでＴ３＝　
８３３−５０　＝７８３／ａは９６００ｂ／８なら満足
するが、１９．２　ｋｂ／Ｓに対しては過大となり、従
来の高速回線では９６００ｂ／ｓが最高伝送速度となる
ことがわかる。

これに対して本発明装賃では高速回線６４ｋｂ／ｓ。

低速回線９６００ｂ／ｓ　　６回線とすることが可能で
装置の性能が大幅に向上する。ここで上記の数値によっ
て説明を加えると ヤラクタＴ９内で高速回線処理に当てることかでΔ きる時間Ｔ８を求めると Ｔｓ　＝Ｔｓ　　（Ｔｓ　＋Ｔｓ　Ｘ　６＋Ｔ７　）＝
８３３　（（５０＋２０　）＋８ｏｘ６＋２０　）＝２
６８μｓなおＴｓ＝ＭＰＵの割込禁止時間（５０μｓ）
とレジスタ退避時間（２０ｐｓ　）の和、 Ｔ６＝各低速回線処理の割当時間＝８０ｐｔａ。

Ｔｔ＝レジスタ復帰時間＝２０μｓ。

２）高速回線の送信および受信処理に必要な時間は上記
の数値を用いると２００　（送信）　＋　２００（受信
）　＝　４００μｓ この値はｌ）の２６８　ｐｓより大きいが２倍の５３６
μＳより短いので、高速回線処理には低速回線２キヤラ
クタタイム＝　２Ｔｓ　＝　１６６６μｓを用いる必要
がある。

３）最も短い高速フレームは第８図から求められる。第
８図中のＳＹＮは同期信号でｌギヤ２クタタイム、Ｄｎ
は第７図の低速回線Ｌｎのデータに等しいから、Ｄ（３
）は３キヤラクタタイムを表わすものとしてＳＹＮ　ｆ
ｌｌ　＋　Ｄｔ　（３１＋　Ｄ２　（３１＋・・・・・
・＋Ｄｓｆ３１＋Ｘ　ｆｌ）　＝　２０キヤラクタ、い
ま６４ｋｂ／ｓの１キヤラクタタイムは約１２５μｓで
あるから６４ｋｂ／Ｓ高速回線の１フレーム長は最短２
０　Ｘ　１２５　＝　２５００μｓとなる。これより短
いフレームは８ピツトの整数倍にならないから端数がで
るので作れない。

次に長いフレームは ５ＹＮ（１）＋Ｄ１（６）＋Ｄ２（６）＋・・・・・・
＋Ｄａ（６１＋Ｘ（３１＝　４０キャラクタ：　５００
０μｓになる。

４）なお第９図中のＴ２Ｏは上記のＴｓに等しく７０μ
ｓに、Ｔ２１は低速処理の最大時間でＴｓの３Ａ（集信
と配信に分ける）に等しく４０μｓになる。またＴ２２
＝ＭＰＵの最大割込み禁止時間＝５０μｓである。

もしも低速回線の処理時間が変動し、低速回線のｌキャ
ラクタタイム以内に確実に低速回線の処理ができないと
、受信キャラクタを取りこぼしたり、送信が間に合わな
くなったりするので、処理時間の変動を極力少なくする
ことが必要である。

しかし最近のＣＰＵは構造が複雑になって命令の実行時
間を算出するのに多くの時間を要する。また装置で使用
しているダイナミックＲＡＭのリフレッ／、やＤＭＡ転
送の頻度によ′つてもＣＰＵの命令の実行時間は影響を
受けるため、正確な実行時間の算出は困難である。これ
に対し本発明装置ではＣＰＵの命令の実行時間を算出す
る（少くとも１回は実際に処理時間を実態しておく必要
がある。）ことなく、低速回線の処理時間を一定に保つ
ことができるので、上記のような問題は起きない。

【図面の簡単な説明】

第１図は従来の時分割多重集配信装置の回線例図、第２
図は従来の装置の時分割多重処理部の構成例図、第３図
は従来の低速回線処理およびその他の処理の割当て時間
側口、第４図は高速回線のフレームのフォーマット側口
、第５図は本発明の時分割多重集配信装置の回線例図、
第６図ハ本発明装置の時分割多重処理部の構成例図、第
７図は本発明の低速回線処理およびその他の処理の時間
割当て別図、第８図は本発明の高速回線フレームのフォ
ーマット側口、第９図は第６図の主要部の信号およびＭ
ＰＵの処理内容を示すタイムチャート、第１０図は第６
図中の信号８６〜８９のタイムチャート、第１）図は第
６図のＭＰＵの低速回線処理の一例を示すフローチャー
トである。 ＴＩ・・・低速回線１回線の送受信処理所要時間、Ｔ２
・・・Ｔｓ−ＴＩに等しく高速回線フレームの送受信終
了と開始処理所要時間以上とする。Ｔ２＞ＴＩ、Ｔｓ・
・・Ｔ４−α、αはＭＰＵが割込禁止状態で動く最大時
間、Ｔ４・・・高速回線の１キヤラクタタイム、Ｔｓ・
・・ＭＰＵの割込禁止時間およびレジスタ退避時間、Ｔ
Ｉ・・・各低速回線処理への割当時間ＮＴＴ・・・低速
回線処理終了後のレジスタ復帰時間、Ｔｓ・・・高速回
線フレーム送受信終了処理およびその他の処理への割当
時間、Ｔｓ・・・低速回線の１キヤラクタタイムより短
い一定時間ＮＴＩＧ・・・高速回線の１キヤラクタタイ
ム、Ｔ１）・・・高速回線の１フレームｐイム、Ｔ２Ｏ
・・・ワンショットパルス発生回路５３の出力パルス、
Ｔ２１・・・各低速回線処理の最大時間、Ｔ２２・・・
最大割込禁止時間、ＬＯ・・・高速回線、Ｌｌ−Ｌ６・
・・低速回線、７〜２７　、６１〜９０・・・信号。

Claims (2)

【特許請求の範囲】
1. （１）複数の低速回線による信号を時分割多重方式によ
   つて高速用一回線で送信し、またこの高速回線より受信
   した時分割多重信号を分離して複数の低速回線へそれぞ
   れ送出する時分割多重集配信装置を、時分割多重処理を
   行うマイクロプロセッサ（ＭＰＵ）、ＭＰＵよりの制御
   信号によつて時分割多重集配信に要するタイミングをＭ
   ＰＵに出力するタイミング回路、ＭＰＵよりの送受信開
   始、停止信号によつて高速回線に対する送受信の開始と
   停止を制御される高速回線送受信部、各低速回線からＭ
   ＰＵの制御を受けて入力され高速回線へ送出するフレー
   ムや高速回線から入力され各低速回線へ送出されるフレ
   ームを格納し送信、受信共アドレスの連絡せる２面から
   成り２フレーム分の受信バッファを有する送、受フレー
   ムバッファ、ＭＰＵより受けた送受フレームバッファの
   アドレスと２フレーム長のカウント信号によつてフレー
   ムバッファからフレーム信号を取り出して前記高速回線
   送受信部へ出力しかつ前記高速回線送受信部からフレー
   ム信号を受取つてフレームバッファに出力して連続する
   ２つのフレームバッファのＤＭＡ（ダイレクトメモリア
   ドレス）輸送を繰返し行うＤＭＡ制御部、前記高速回線
   送受信部が出力する送信ＤＭＡ要求数および受信ＤＭＡ
   要求数を常時カウントし１フレーム分カウントすればＭ
   ＰＵにフレーム送信終了やフレーム受信終了の信号を出
   力しＭＰＵよりこれらの終了信号の認知を受けるカウン
   タおよび各低速回線の状況をＭＰＵに出力しＭＰＵより
   の送受開始の信号によつて低速回線の１キャラクタ分ず
   つをその回線の前記フレームバッファへ格納しまたはフ
   レームバッファより取り出してその低速回線へ送出する
   低速回線送受信部によつて構成し、前記カウンタのカウ
   ントがあらかじめ定めてある受信データの１フレームの
   キャラクタ数に達した場合の前記ＭＰＵへの出力をＭＰ
   Ｕの割込み入力とし、前記送受フレームバッファに設け
   られた２フレーム分の受信バッファに受信したデータを
   前記ＤＭＡ制御部によるＤＭＡ転送によつて巡回式に格
   納して高速回線の送受信処理の許容時間を１フレームタ
   イム以内としたことを特徴とする時分割多重集配信装置
   。
2. （２）特許請求の範囲第１項記載の時分割多重集配信装
   置においてタイミング回路にマイクロプロセッサ（ＭＰ
   Ｕ）より送出信号幅および信号送出開始の制御信号を受
   けて一定時間幅の信号をＭＰＵに送出する回路を設け、
   ＭＰＵは上記一定時間幅の信号が消失するまでＭＰＵの
   次の出力動作を停止してこの間に行われる複数の低速回
   線処理時間を一定に保つことを特徴とする時分割多重集
   配信装置。