JPS61136253A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61136253A JPS61136253A JP25952884A JP25952884A JPS61136253A JP S61136253 A JPS61136253 A JP S61136253A JP 25952884 A JP25952884 A JP 25952884A JP 25952884 A JP25952884 A JP 25952884A JP S61136253 A JPS61136253 A JP S61136253A
- Authority
- JP
- Japan
- Prior art keywords
- low
- region
- resistance body
- type
- electrostatic breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
＋
本発明は、低抵抗体がｎ 拡散で形成され、かつその一
端が外部接続端子ならびにマイナス側静電破壊保護ダイ
オードのカソードに結合されている半導体集積回路装置
に関する。
端が外部接続端子ならびにマイナス側静電破壊保護ダイ
オードのカソードに結合されている半導体集積回路装置
に関する。
従来の技術
従来、この種の集積回路装置で、外部接続端子に静電破
壊保護用ダイオードを結合したものは、第２図に示すよ
うな等価回路構成である。第２図において、内部回路構
成上、高インピーダンスとなった接続端子１が外部接続
端子２として取り出された半導体集積回路装置において
、前記外部接続端子２と前記内部回路の接地ライン（Ｇ
）ｆＤ）との間および前記内部回路の電源ライン（Ｙａ
ｃ ）との間にサージ電流を逃がすＰＮ接合ダイオード
３．４をそれぞれ接続し、かつ、こ几らＰＮ接合ダイオ
ード３．４を内部回路の一部として構成していた。
壊保護用ダイオードを結合したものは、第２図に示すよ
うな等価回路構成である。第２図において、内部回路構
成上、高インピーダンスとなった接続端子１が外部接続
端子２として取り出された半導体集積回路装置において
、前記外部接続端子２と前記内部回路の接地ライン（Ｇ
）ｆＤ）との間および前記内部回路の電源ライン（Ｙａ
ｃ ）との間にサージ電流を逃がすＰＮ接合ダイオード
３．４をそれぞれ接続し、かつ、こ几らＰＮ接合ダイオ
ード３．４を内部回路の一部として構成していた。
第３図は外部接続端子と接地ラインとの間にＰＭ接合ダ
イオードをもつ半導体集積回路装置の回路図であり、第
４図は同装置の要部断面図であるＯ 第３図の回路構成はオープンコレクタ形式のコンパレー
タ出力段であり、トランジスタ６が出力トランジスタで
あり、外部接続端子６にプルアップ抵抗７を接続し、前
記出カドランジスタロをスイッチさせることにより、前
記外部接続端子６の電位を切り換える本のである。前記
出カドランジスタロがＯＮしたとき、プルアップ抵抗電
源８の電圧値と前記プルアップ抵抗７の抵抗値、さらに
このときの前記外部接続端子６の飽和電圧値との関係で
、前記プルアップ抵抗７を通じて過大な電流が前記出カ
ドランジスタロのコレクタに流れこむ可能性がある。こ
の前記過大電流から前記出カドランジスタロを守るため
、トランジスタ９と抵抗１０とから成る過電流制限回路
をもうけである。
イオードをもつ半導体集積回路装置の回路図であり、第
４図は同装置の要部断面図であるＯ 第３図の回路構成はオープンコレクタ形式のコンパレー
タ出力段であり、トランジスタ６が出力トランジスタで
あり、外部接続端子６にプルアップ抵抗７を接続し、前
記出カドランジスタロをスイッチさせることにより、前
記外部接続端子６の電位を切り換える本のである。前記
出カドランジスタロがＯＮしたとき、プルアップ抵抗電
源８の電圧値と前記プルアップ抵抗７の抵抗値、さらに
このときの前記外部接続端子６の飽和電圧値との関係で
、前記プルアップ抵抗７を通じて過大な電流が前記出カ
ドランジスタロのコレクタに流れこむ可能性がある。こ
の前記過大電流から前記出カドランジスタロを守るため
、トランジスタ９と抵抗１０とから成る過電流制限回路
をもうけである。
第３図の回路で電流制限を１００ｆｆｌムと設定すると
、抵抗１０の値は約６０となる。このような低抵抗を半
導体基板上に構成する場合、通常ｎ＋拡散で形成する。
、抵抗１０の値は約６０となる。このような低抵抗を半
導体基板上に構成する場合、通常ｎ＋拡散で形成する。
また、この回路構成例では外部接続端子１１が接地では
ないので、マイナス側静電破壊保護ダイオード１２が必
要となる。この前記マイナス側静電破壊保護ダイオード
１２を半導体基板上で構成する場合、第４図に示される
ように、ｐ形半導体基板２１と前記マイナス側静電破壊
保護ダイオード用の島として分離形成されたｎ−領域２
２とのＰＮ接合で形成する。なお、第４図で、２３はｎ
−影領域、２４．２５はｎ 形埋込領域。
ないので、マイナス側静電破壊保護ダイオード１２が必
要となる。この前記マイナス側静電破壊保護ダイオード
１２を半導体基板上で構成する場合、第４図に示される
ように、ｐ形半導体基板２１と前記マイナス側静電破壊
保護ダイオード用の島として分離形成されたｎ−領域２
２とのＰＮ接合で形成する。なお、第４図で、２３はｎ
−影領域、２４．２５はｎ 形埋込領域。
２６．２７．２８はｐ形分離領域、２９はｐ形ペース領
域、３ｏはｎ 影領域で、ＰＭ接合ダイオードのＮ側コ
ンタクト領域、３１はｎ＋形領領域ｎｐｎトランジスタ
のエミッタ領域と低抵抗体領域とを兼ねている。３２〜
３４は電極である。
域、３ｏはｎ 影領域で、ＰＭ接合ダイオードのＮ側コ
ンタクト領域、３１はｎ＋形領領域ｎｐｎトランジスタ
のエミッタ領域と低抵抗体領域とを兼ねている。３２〜
３４は電極である。
発明が解決しようとする問題点
このような従来の構成では、マイナス側静電破壊保護用
のＰＮ接合ダイオードのみに着目すると、前記マイナス
側静電破壊保護ダイオード用の島きして、分離形成され
たｎ−領域を内部回路とは別にもうけなければならず、
仮にすべての外部接続端子につながる前記内部回路が内
部回路構成上高インピーダンスの場合、前記マイナス側
静電破壊保護ダイオードが外部接続端子数と同数だけ必
要となり、チップサイズの拡大をまねくという不都合が
生じる。また、仮に、第３図のような回路を多数含む半
導体集積回路装置を構成する場合、回路構成上必要な素
子とは別に、前記半導体集積回路装置上に第３図のよう
な回路数分、マイナス側静電破壊保護ダイオードを多数
、独立した素子として形成しなければならず、チップサ
イズの拡大をまねく結果となる。
のＰＮ接合ダイオードのみに着目すると、前記マイナス
側静電破壊保護ダイオード用の島きして、分離形成され
たｎ−領域を内部回路とは別にもうけなければならず、
仮にすべての外部接続端子につながる前記内部回路が内
部回路構成上高インピーダンスの場合、前記マイナス側
静電破壊保護ダイオードが外部接続端子数と同数だけ必
要となり、チップサイズの拡大をまねくという不都合が
生じる。また、仮に、第３図のような回路を多数含む半
導体集積回路装置を構成する場合、回路構成上必要な素
子とは別に、前記半導体集積回路装置上に第３図のよう
な回路数分、マイナス側静電破壊保護ダイオードを多数
、独立した素子として形成しなければならず、チップサ
イズの拡大をまねく結果となる。
本発明はこのよう４問題点を解決するもので。
前記外部接続端子につながる前記内部回路がｎ＋拡散で
形成されている場合、前記マイナス側静電破壊保護ダイ
オードのカソードと前記ｎ 拡散で形成されている内部
回路を同一のｎ 拡散層で構成し、前記マイナス側静電
破壊保護ダイオード用の島として、分離形成されたｎ−
領域を新たにもうけず、不必要なチップサイズの拡大を
防止することを目的とするものである。
形成されている場合、前記マイナス側静電破壊保護ダイ
オードのカソードと前記ｎ 拡散で形成されている内部
回路を同一のｎ 拡散層で構成し、前記マイナス側静電
破壊保護ダイオード用の島として、分離形成されたｎ−
領域を新たにもうけず、不必要なチップサイズの拡大を
防止することを目的とするものである。
問題点を解決するだめの手段
この問題点を解決するために本発明は、ｎ 拡散で形成
さｎた低抵抗体の一端が外部接続端子に接続される半導
体集積回路装置において、前記外部接続端子のマイナス
側静電破壊保護ダイオードのカソードと前記低抵抗体と
を同一のｎ 拡散領域で構成したものである。
さｎた低抵抗体の一端が外部接続端子に接続される半導
体集積回路装置において、前記外部接続端子のマイナス
側静電破壊保護ダイオードのカソードと前記低抵抗体と
を同一のｎ 拡散領域で構成したものである。
作用
この構成により、ｎ 拡散領域で形成された低抵抗体の
一端が外部接続端子に接続さｎるところのマイナス側静
電破壊保護ダイオードは、前記マイナス側静電破壊保護
ダイオード用の島として分離形成されたｎ−領域をもう
ける必要はなくなりチップサイズの拡大を防止すること
となる。
一端が外部接続端子に接続さｎるところのマイナス側静
電破壊保護ダイオードは、前記マイナス側静電破壊保護
ダイオード用の島として分離形成されたｎ−領域をもう
ける必要はなくなりチップサイズの拡大を防止すること
となる。
実施例
第１図に本発明実施例装置の要部断面図を示す。
ここでは、低抵抗体の本体であるｎ十形拡散領域３１の
外部接続端子１１につながる一端を、前記低抵抗体の本
体であるｎ十形拡散領域をベース領域であるｐ形拡散領
域２９からはみださせ、ｎ−影領域と接合させる。この
結果、低抵抗体用の島として分離形成されたｎ−影領域
２３をマイナス側静電破壊保護ダイオードのカソードと
して共用させており、従来のように、前記マイナス側静
電破壊保護ダイオードを独立した素子として構成する必
要かなくなった。
外部接続端子１１につながる一端を、前記低抵抗体の本
体であるｎ十形拡散領域をベース領域であるｐ形拡散領
域２９からはみださせ、ｎ−影領域と接合させる。この
結果、低抵抗体用の島として分離形成されたｎ−影領域
２３をマイナス側静電破壊保護ダイオードのカソードと
して共用させており、従来のように、前記マイナス側静
電破壊保護ダイオードを独立した素子として構成する必
要かなくなった。
以上本発明の一実施例は、コンパレーターの出力段での
過電流制限回路抵抗を例示したが、これに限定されるも
のではなく、ｎ十形拡散で形成された低抵抗体の一端が
外部端子に接続される半導体集積回路装置の全般に応用
が可能である。また、図示実施例では、低抵抗体を形成
する際、ｎ−影領域と低抵抗本体であるｎ 形拡散領域
とをｐ拡散領域２って分離しているが、ｎ−影領域に直
接十 ｎ 形拡散を行い低抵抗体を形成しても、その低抵抗体
の抵抗値を制量できるのであれば、ｐ拡散で分離をしな
くても良いことは当然である。
過電流制限回路抵抗を例示したが、これに限定されるも
のではなく、ｎ十形拡散で形成された低抵抗体の一端が
外部端子に接続される半導体集積回路装置の全般に応用
が可能である。また、図示実施例では、低抵抗体を形成
する際、ｎ−影領域と低抵抗本体であるｎ 形拡散領域
とをｐ拡散領域２って分離しているが、ｎ−影領域に直
接十 ｎ 形拡散を行い低抵抗体を形成しても、その低抵抗体
の抵抗値を制量できるのであれば、ｐ拡散で分離をしな
くても良いことは当然である。
発明の効果
以上のように本発明によれば、第３図のようにマイナス
側静電破壊保護ダイオード１１用の島として分離形成さ
れたｎ−領域をもうける必要がなくなり、第３図と第４
図において、低抵抗８と前記マイナス側静電破壊保護ダ
イオード１１を形成する上で必要な面積が本発明を採用
すれば、３割強の縮少が可能という効果が得られる。
側静電破壊保護ダイオード１１用の島として分離形成さ
れたｎ−領域をもうける必要がなくなり、第３図と第４
図において、低抵抗８と前記マイナス側静電破壊保護ダ
イオード１１を形成する上で必要な面積が本発明を採用
すれば、３割強の縮少が可能という効果が得られる。
第１図は本発明実施例装置の要部断面図、第２図は代表
的な外部接続端子保護用ダイオードをそなえた装置の端
子部等価回路図、第３図は従来例装置の要部回路図、第
４図は同装置の要部断面図である。 １１・・・・・・外部接続端子、２１・・・・・・ｐ形
基板、２３・・・・・・ｎ−影領域、２５・・・・・・
ｎ＋形埋込領域、２９・・・・・・ｐ形拡散領域、３１
・・・・・・ｎ＋形領領域低抵抗体）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／／−−−、Ｐ）ｔＴＵＩ綺ａ−） 第２図 第 ３ 図 ２４ ２’／ ２５
的な外部接続端子保護用ダイオードをそなえた装置の端
子部等価回路図、第３図は従来例装置の要部回路図、第
４図は同装置の要部断面図である。 １１・・・・・・外部接続端子、２１・・・・・・ｐ形
基板、２３・・・・・・ｎ−影領域、２５・・・・・・
ｎ＋形埋込領域、２９・・・・・・ｐ形拡散領域、３１
・・・・・・ｎ＋形領領域低抵抗体）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ／／−−−、Ｐ）ｔＴＵＩ綺ａ−） 第２図 第 ３ 図 ２４ ２’／ ２５
Claims (1)
- 拡散で形成されたｎ形低抵抗体の一端が外部接続端子
に接続され、かつ、前記外部接続端子に結合されるマイ
ナス側静電破壊保護ダイオードのカソードが前記ｎ形低
抵抗体自体で構成されたことを特徴とする半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25952884A JPS61136253A (ja) | 1984-12-07 | 1984-12-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25952884A JPS61136253A (ja) | 1984-12-07 | 1984-12-07 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61136253A true JPS61136253A (ja) | 1986-06-24 |
Family
ID=17335355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25952884A Pending JPS61136253A (ja) | 1984-12-07 | 1984-12-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648654A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Semiconductor device |
-
1984
- 1984-12-07 JP JP25952884A patent/JPS61136253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648654A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020017654A1 (en) | Protection device with a silicon-controlled rectifier | |
| JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH1065020A (ja) | 半導体装置 | |
| JP2834485B2 (ja) | バイポーラ・トランジスタ | |
| EP0822596A2 (en) | Improvements in or relating to integrated circuits | |
| JPS5967670A (ja) | 半導体装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP2783191B2 (ja) | 半導体装置の保護回路 | |
| JPS61136253A (ja) | 半導体集積回路装置 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JPH11251533A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS5823471A (ja) | 半導体装置 | |
| JP2001339044A (ja) | 半導体装置の静電保護回路 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPH0530073B2 (ja) | ||
| JPH0471274A (ja) | 半導体集積回路 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS6364358A (ja) | Ｃｍｏｓ半導体装置 | |
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JPS60153157A (ja) | バイポ−ラ集積回路 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JPH03108726A (ja) | 過電流制限型半導体装置 | |
| JP2000232203A (ja) | ラテラルバイポーラ型入出力保護装置 |