JPS6113382B2 - - Google Patents

Info

Publication number
JPS6113382B2
JPS6113382B2 JP55003288A JP328880A JPS6113382B2 JP S6113382 B2 JPS6113382 B2 JP S6113382B2 JP 55003288 A JP55003288 A JP 55003288A JP 328880 A JP328880 A JP 328880A JP S6113382 B2 JPS6113382 B2 JP S6113382B2
Authority
JP
Japan
Prior art keywords
layer
resin
ladder
adhesion
titanol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55003288A
Other languages
English (en)
Other versions
JPS56100447A (en
Inventor
Shiro Takeda
Minoru Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP328880A priority Critical patent/JPS56100447A/ja
Priority to US06/161,561 priority patent/US4349609A/en
Priority to EP80302103A priority patent/EP0021818B1/en
Priority to DE8080302103T priority patent/DE3065150D1/de
Publication of JPS56100447A publication Critical patent/JPS56100447A/ja
Publication of JPS6113382B2 publication Critical patent/JPS6113382B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
本発明はLSI素子等の半導体装置、あるいは磁
気バブル素子からなるバブルメモリ、あるいは薄
膜磁気ヘツド等の多層配線構造を採る積層構造の
製造方法に関する。 これらの多層配線構造の配線層間用絶縁材料と
しては酸化シリコン、酸化アルミナ、酸化クロム
などの無機材料とか、ポリイミド樹脂、ラダー型
オルガノポリシロキサン（シルセスキオキサン）
系樹脂が用いられているが、レベリング性、密着
性、耐熱性などの点でラダー型オルガノポリシロ
キサン系樹脂が最も優れていることが知られてい
る。 ラダー型オルガノポリシロキサン系樹脂は下地
との密着は非常に優れており、ほとんどの金属お
よび無機酸化物に対して良好な密着性を示すが、
樹脂上に形成された無機層の密着は多少劣る。こ
の点を改良するために、塗布、硬化後酸化シリコ
ンもしくは酸化チタンとなる層を形成しておこう
と試みた結果密着性が非常に改良されることが見
出された。 ラダー型ポリオルガノシロキサンはその末端に
OH，OCH3，OC2H5などの反応基を有してお
り、その末端基が縮合反応して硬化する。 一方、一般式
【式】もしく は
【式】で表わされるシラノ ール系化合物もしくはチタノール系化合物も縮合
反応で硬化し最終的にSiO2もしくはTiO2と変化
する。ここにR′は、水素、メチル、エチル或い
はその混合物であり、R2は水素、メチル、エチ
ル、プロピル、ブチル或いはその混合物である。 従つてラダー型オルガノポリシロキサンとシラ
ノール系化合物もしくはチタノール系化合物はお
互いに反応し合うのでそれらの間の密着は非常に
優れている。 さらにシラノール系化合物およびチタノール系
化合物は結果的にSiO2およびTiO2となるのでそ
の上層に形成される無機層とは非常に密着がよ
く、結果として全体の密着性が向上することは理
解し易い。 上記層形成の際注意すべき点はラダー型ポリオ
ルガノシロキサン膜を完全には硬化させないで、
即ちまだ幾らか末端基の残つている状態でシラノ
ール系化合物もしくはチタノール系化合物を塗布
硬化することである。完全に縮合反応が終了し、
末端基の残つていないラダー型ポリシロキサンに
シラノール系化合物もしくはチタノール系化合物
を塗布すると全く密着せず剥離する。可能な硬化
条件は、ラダー型ポリオルガノシロキサンの分子
量が10000以下のときは150℃30分ないし450℃１
時間の範囲であり、10000以上のときは200℃30分
ないし450℃１時間の範囲である。シラノール系
化合物もしくはチタノール系化合物の硬化条件は
100〜200℃30分の後300ないし450℃30分以上の条
件が必要である。 実施例 モノメチルラダー型オルガノシロキサン（分子
＝60000）をキシレン、トルエンおよびイソ
ホロンの混合溶剤に重量で18％溶かした。これを
（）とする。またテトラエトキシシランをエタ
ノール、イソプロピルアルコール、ジアセトンア
ルコールの混合溶剤に溶かし、重量で10％のもの
を得た。これを（）とする。またテトラブチル
チタンをシクロヘキサノンに溶かし、重量で30％
のものを得た。これを（）とする。 次に厚さ4000〔Å〕のアルミパターンを有する
基板上にスピンコートにより上記（）を塗布し
て平均厚さ4100〔Å〕のモノメチルラダー型オル
ガノシロキサン層を形成し、100℃30分の乾燥を
行なつたあと、450℃１時間の硬化を窒素中で行
なつた。 このようにして得られた積層体に対して 何もしないもの、即ち基板―アルミパターン
―ラダー型オルガノシロキサン系樹脂層の構造
としたもの、 上記（）を100〜10000Åの厚さに塗布した
もの、即ち基板―アルミパターン―ラダー型オ
ルガノシロキサン系樹脂層―シラノール系樹脂
層の構造としたもの、 上記（）を100〜1350Åの厚さに塗布した
もの、即ち基板―アルミパターン―ラダー型オ
ルガノシロキサン系樹脂層―チタノール系樹脂
層の構造としたもの、 を夫々作製した。 尚こゝで、およびはスピンコートによつて
塗布され、100℃−30分、170℃−30分の予備硬化
後450℃−１時間の硬化を窒素中で行なつた。 更に上記，，の試料の夫々に対して、ア
ルミニウム層を10000Å蒸着したもの、SiO2を
10000Å、スパツタリングしたもの、PSGを10000
Å、450℃に加熱された酸素雰囲気中において気
相成長法によつて形成したものを作製して、基板
に対するアルミニウム膜、SiO2膜、PSG膜の密着
性について夫々評価した。 密着性は１mmマス目100個のゴバン目を膜面
に、カミソリで切り、蒸溜水煮沸１時間を行なつ
たあとセロテープで剥離させ、基板に残つたAl
或いはSiO2膜或いはPSG膜の個数で密着性を評価
した。結果を次表に示す。
【表】 上記表から判るように、シロキサン系樹脂上に
塗布、硬化後酸化シリコン或いは酸化チタンとな
るシラノール系樹脂或いはチタノール系樹脂を介
挿することでその上部に形成される上層膜の密着
性を格段に向上させることができる。 本発明によれば、特に半導体素子等において
PSG膜を気相成長法で形成する場合、表中，
の試料、即ちシロキサン系樹脂上にシラノール系
樹脂、或いはチタノー系樹脂を形成してなる積層
構造体において等に有効である。つまりこれらの
樹脂を介挿することで両上下層膜の密着性の向上
のみならず下層膜であるシロキサン系樹脂のクラ
ツク抑制の効果を発揮する。

Claims (1)

    【特許請求の範囲】
  1. １ ラダー型オルガノシロキサン系樹脂層若しく
    は無機酸化物層と該樹脂を多層構造として形成さ
    れた基体層上に、金属配線若しくは無機酸化物か
    らなる絶縁層を形成してなる積層構造体の製造方
    法であつて、ラダー型ポリオルガノシロキサン系
    樹脂層が完全には硬化してない状態でシラノール
    系化合物もしくはチタノール系化合物を塗布硬化
    させた後無機層を形成することを特徴とする積層
    構造体の製造方法。
JP328880A 1979-06-21 1980-01-16 Lamination structure body Granted JPS56100447A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP328880A JPS56100447A (en) 1980-01-16 1980-01-16 Lamination structure body
US06/161,561 US4349609A (en) 1979-06-21 1980-06-20 Electronic device having multilayer wiring structure
EP80302103A EP0021818B1 (en) 1979-06-21 1980-06-23 Improved electronic device having multilayer wiring structure
DE8080302103T DE3065150D1 (en) 1979-06-21 1980-06-23 Improved electronic device having multilayer wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP328880A JPS56100447A (en) 1980-01-16 1980-01-16 Lamination structure body

Publications (2)

Publication Number Publication Date
JPS56100447A JPS56100447A (en) 1981-08-12
JPS6113382B2 true JPS6113382B2 (ja) 1986-04-12

Family

ID=11553205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP328880A Granted JPS56100447A (en) 1979-06-21 1980-01-16 Lamination structure body

Country Status (1)

Country Link
JP (1) JPS56100447A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60139764A (ja) * 1983-12-27 1985-07-24 Fujitsu Ltd シリコン系熱硬化性樹脂のキユア−方法
JPH0734436B2 (ja) * 1986-07-16 1995-04-12 三菱電機株式会社 半導体装置の製造方法および製造装置
JPS6445148A (en) * 1987-08-13 1989-02-17 Fuji Xerox Co Ltd Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPS56100447A (en) 1981-08-12

Similar Documents

Publication Publication Date Title
US4349609A (en) Electronic device having multilayer wiring structure
CN1087761C (zh) 增强聚酰亚胺对活性金属的粘合力的方法
EP0778612B1 (en) Method of curing hydrogen silsesquioxane resin by electron beam to convert it to a silica containing ceramic coating
EP2272068B1 (en) Low-k dielectrics obtainable by twin polymerization
KR900005894B1 (ko) 표면이 평평한 절연층의 형성방법
US6225238B1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
EP0021818B1 (en) Improved electronic device having multilayer wiring structure
EP0579456B1 (en) Curing silicon hydride containing materials by exposure to nitrous oxide
EP0517475A2 (en) Process for coating a substrate with a silica precursor
JPS59109565A (ja) コ−テイング樹脂溶液およびその製造方法
JP2002284998A (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
US5194928A (en) Passivation of metal in metal/polyimide structure
JP2002016057A (ja) 半導体素子用超低誘電多孔性配線層間絶縁膜およびその製造方法ならびにそれを用いた半導体素子
JPS63152130A (ja) 多層セラミック被膜の形成方法
JPS59178749A (ja) 配線構造体
TW442546B (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
JPS6046826B2 (ja) 半導体装置
JPH0615770A (ja) 金属／ポリイミド構造体における金属の不動態化
TWI327580B (en) Organic siloxane resins and insulating film using the same
JPS6113382B2 (ja)
KR100826208B1 (ko) 유기실록산 중합체의 제조방법, 및 이를 이용한 절연막의제조방법
JP2002201415A (ja) シリカ系被膜形成用塗布液、シリカ系被膜の製造方法及び半導体装置
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP4344903B2 (ja) 半導体素子用の層間絶縁膜形成用材料
JP4324786B2 (ja) 積層体およびその製造方法ならびに絶縁膜および半導体装置