JPS61132590A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPS61132590A JPS61132590A JP25351584A JP25351584A JPS61132590A JP S61132590 A JPS61132590 A JP S61132590A JP 25351584 A JP25351584 A JP 25351584A JP 25351584 A JP25351584 A JP 25351584A JP S61132590 A JPS61132590 A JP S61132590A
- Authority
- JP
- Japan
- Prior art keywords
- doping
- thin film
- molecular beam
- growth
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、単結晶上の半導体薄膜の成長方法に関する。
（従来技術とその問題点）
近年高速バイポーラ素子、マイクロ波用素子あるいは超
格子構造素子などへの応用を目的としてこれまでのシリ
コン薄膜成長技術にくらべ、より低温で成長が行われ、
従って不純物分布を乱すことがほとんどないという特徴
を有する高真空内でのシリコン分子線成長（８ｉＭＢｇ
）技術が盛んに研究開発されている。
格子構造素子などへの応用を目的としてこれまでのシリ
コン薄膜成長技術にくらべ、より低温で成長が行われ、
従って不純物分布を乱すことがほとんどないという特徴
を有する高真空内でのシリコン分子線成長（８ｉＭＢｇ
）技術が盛んに研究開発されている。
このようなシリコン分子線成長技術において、ドーピン
グとしてＳｉと同時に分子線セルから中性の分子状もし
くは原子状の不純物をとばす方法が一般的に行なわれて
いる。
グとしてＳｉと同時に分子線セルから中性の分子状もし
くは原子状の不純物をとばす方法が一般的に行なわれて
いる。
しかしこの方法によると、第２図にアンチモンドーピン
グの例を示すように、エピタキシャル膜内の不純物濃度
は、大きな基板温度依存性をもち、低温になるほど多量
のドーピングができるが、最大でもキャリア濃度が１０
１？ｃｒＩＬ４台までしか入らない。また、高濃度ドー
ピングを行なうと多数の結晶欠陥が発生する。たとえば
、シリコンの（１００）面に４ Ｘ １０！？ｃｍ−”
のキャリア濃度のエピタキシャル膜を形成すると、４Ｘ
１０ξ１の転位が発生する。さらに、分子線セルにおい
ては、シャッターの開閉によって不純物プロファイルを
変化させるのであるが、８．８． Ｉｙｅｒ等によって
Ｊ、 Ａｐｐｌ、Ｐｈｙｓ。
グの例を示すように、エピタキシャル膜内の不純物濃度
は、大きな基板温度依存性をもち、低温になるほど多量
のドーピングができるが、最大でもキャリア濃度が１０
１？ｃｒＩＬ４台までしか入らない。また、高濃度ドー
ピングを行なうと多数の結晶欠陥が発生する。たとえば
、シリコンの（１００）面に４ Ｘ １０！？ｃｍ−”
のキャリア濃度のエピタキシャル膜を形成すると、４Ｘ
１０ξ１の転位が発生する。さらに、分子線セルにおい
ては、シャッターの開閉によって不純物プロファイルを
変化させるのであるが、８．８． Ｉｙｅｒ等によって
Ｊ、 Ａｐｐｌ、Ｐｈｙｓ。
５２（１９８１）に述べられているように、基板表面に
不純物の定常相ができるために実際の不純物プロファイ
ルは、シャッターの開閉に追従せず、キャリア濃度は、
ゆるやかに変化し、その結果、急峻な不純物プロファイ
ルが得られないという欠点がありた。そこで、アイヤー
（Ｓ、 ８． Ｉｙｅｒ ）等はＪ、Ａｐｐｌ、Ｐｈｙ
ｓ、５２ （１９８１） ５６０８に述べられているよ
うに、新しい層を成長する場合、最初に８ｉは飛ばさず
に不純物のみ飛ばして基板表面に不純物の定常相をつく
る方法“プレビルドアップ（ｐｒｅｂγｔｔａ ｕｐ
）”、また、一つの層の成長が終った時、短時間９５０
−１０００℃の高温処理を行ない表面に残った不純物を
飛ばしてしまう方法“フラッシェオフ（ｆｌａｓｈ
ｏｆｆ）”を提案しており、これによりである程度の不
純物プロファイルの急峻性を得ているが、これによると
９５０〜１０００℃の高温熱処理が必要となり、低温成
長という、本来のシリコン分子線成長法の利点がそこな
われ、今度は、高温熱処理による不純物分布の変化が起
りて来ると思われる。
不純物の定常相ができるために実際の不純物プロファイ
ルは、シャッターの開閉に追従せず、キャリア濃度は、
ゆるやかに変化し、その結果、急峻な不純物プロファイ
ルが得られないという欠点がありた。そこで、アイヤー
（Ｓ、 ８． Ｉｙｅｒ ）等はＪ、Ａｐｐｌ、Ｐｈｙ
ｓ、５２ （１９８１） ５６０８に述べられているよ
うに、新しい層を成長する場合、最初に８ｉは飛ばさず
に不純物のみ飛ばして基板表面に不純物の定常相をつく
る方法“プレビルドアップ（ｐｒｅｂγｔｔａ ｕｐ
）”、また、一つの層の成長が終った時、短時間９５０
−１０００℃の高温処理を行ない表面に残った不純物を
飛ばしてしまう方法“フラッシェオフ（ｆｌａｓｈ
ｏｆｆ）”を提案しており、これによりである程度の不
純物プロファイルの急峻性を得ているが、これによると
９５０〜１０００℃の高温熱処理が必要となり、低温成
長という、本来のシリコン分子線成長法の利点がそこな
われ、今度は、高温熱処理による不純物分布の変化が起
りて来ると思われる。
以上のような、通常の分子線セルの欠点を改善するため
に杉浦等は、Ｊ、Ａｐｐｌ、、Ｐｈｙｓ、 ５１（１９
８０）２６３０に述べられているように、イオン化セル
を考案し、不純物をイオン化してドーピングすると、高
濃度ドーピングが可能となり、不純物プロファイルが急
峻になることを見いだした。しかし、杉浦等は、イオン
の加速電圧とドーピング量の関係、及びイオンの加速電
圧と結晶性の関係について言及しておらず、加速電圧の
最適範囲をおさえ ゛ていない。また、イオンと中性原
子との関係についても検討していない。
に杉浦等は、Ｊ、Ａｐｐｌ、、Ｐｈｙｓ、 ５１（１９
８０）２６３０に述べられているように、イオン化セル
を考案し、不純物をイオン化してドーピングすると、高
濃度ドーピングが可能となり、不純物プロファイルが急
峻になることを見いだした。しかし、杉浦等は、イオン
の加速電圧とドーピング量の関係、及びイオンの加速電
圧と結晶性の関係について言及しておらず、加速電圧の
最適範囲をおさえ ゛ていない。また、イオンと中性原
子との関係についても検討していない。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめて
、高濃度のドーピングを行ない、しかもエピタキシャル
膜の欠陥密度を減少し、しかも不純物のプロファイルを
急峻にする半導体薄膜の製造方法を提供することにある
。
、高濃度のドーピングを行ない、しかもエピタキシャル
膜の欠陥密度を減少し、しかも不純物のプロファイルを
急峻にする半導体薄膜の製造方法を提供することにある
。
（発明の構成）
本発明によれば、分子線エピタキシャル法による薄膜形
成時における不純物ドーピングにおいて、不純物分子の
一部をイオン化し０．５ｋＶないし１．５ｋＶの加速を
行なうことを特徴とするドーピング法が得られる。
成時における不純物ドーピングにおいて、不純物分子の
一部をイオン化し０．５ｋＶないし１．５ｋＶの加速を
行なうことを特徴とするドーピング法が得られる。
（実施例）
以下図面を用いて詳細に説明する。
第１図（ａ）は、フィラメント近傍のアンチモンを熱放
射により蒸発させかつ熱電子ｌこよりイオン化させるセ
ルをもちいてドーピングを行なったときの、アンチモン
のドーピング量とイオン加速電圧の関係を示したもので
ある。また、第１図（ｂ）は、エピタキシャル膜中にあ
られれる転位密度と加速電圧の関係を示したものである
。基板は、Ｐ型（１００）シリコンウェハ、成長温度は
７５０’Ｃ，シリコンの成長速度は１０＾／Ｓである。
射により蒸発させかつ熱電子ｌこよりイオン化させるセ
ルをもちいてドーピングを行なったときの、アンチモン
のドーピング量とイオン加速電圧の関係を示したもので
ある。また、第１図（ｂ）は、エピタキシャル膜中にあ
られれる転位密度と加速電圧の関係を示したものである
。基板は、Ｐ型（１００）シリコンウェハ、成長温度は
７５０’Ｃ，シリコンの成長速度は１０＾／Ｓである。
！ｓ１図（、）に示した結果かられかるように、アンチ
モンのドーピング量は、加速電圧依存性をもち、加速が
Ｏのときは、４ Ｘ １０１６ｔｙｒ＊４であるが加速
の上昇とともに増加し、加速が１．５ｋＶのとき４ Ｘ
１０”ｃｍ−”と最大となり、２．０ｋＶ以上では、
急激に減少する。また、第１図（ｂ）に示した結果から
れかるように、このときの転位密度にも加速電圧依存性
があり、加速が１ ｋＶのとき最少値４００〜５００ｃ
ＩｒＬ−”となり、２．ＯｋＶ以上では、転位密度は急
激に増加する・ したがって、加速電圧、０．５〜２．０ｋＶの間でイオ
ン化ドーピングを行なえば、高濃度ドーピングが実現で
き、しかも、転位密度も減少できることがわかる。この
理由は、加速電圧が低いときには、各アンチモンイオン
がドーピングに必要なエネルギーを持っていないからで
、加速電圧が高いときには、エネルギーが多すぎて再蒸
発が起つているかもしくは、基板内に打ち込まれて不活
性な状態で止まりているからであると考えられる。
モンのドーピング量は、加速電圧依存性をもち、加速が
Ｏのときは、４ Ｘ １０１６ｔｙｒ＊４であるが加速
の上昇とともに増加し、加速が１．５ｋＶのとき４ Ｘ
１０”ｃｍ−”と最大となり、２．０ｋＶ以上では、
急激に減少する。また、第１図（ｂ）に示した結果から
れかるように、このときの転位密度にも加速電圧依存性
があり、加速が１ ｋＶのとき最少値４００〜５００ｃ
ＩｒＬ−”となり、２．ＯｋＶ以上では、転位密度は急
激に増加する・ したがって、加速電圧、０．５〜２．０ｋＶの間でイオ
ン化ドーピングを行なえば、高濃度ドーピングが実現で
き、しかも、転位密度も減少できることがわかる。この
理由は、加速電圧が低いときには、各アンチモンイオン
がドーピングに必要なエネルギーを持っていないからで
、加速電圧が高いときには、エネルギーが多すぎて再蒸
発が起つているかもしくは、基板内に打ち込まれて不活
性な状態で止まりているからであると考えられる。
また、このイオン化セルの前にファラデーカップを置き
イオン電流を測定したところ０．１μ人でありた。そこ
で、アンチモンイオンの付着係数を１とし、０．１μ人
のアンチモンイオンすべてが基板に到達しているとして
キャリア濃度を計算すると８ＸＩＱ”！＝となった。こ
の計算値は、実験値より２オーダー低いものである。こ
れについては次の様に考えられる。シリコン表面では、
アンチモン分子とアンチモンイオンが混在していると考
えられるが、この状態でイオンから分子へのエネルギー
の移動が起こり、多数のアンチモン分子が活性化されて
高濃度ドーピングが可能になったと思われる。従って、
中性の不純物分子線と不純物のイオンを混ぜることによ
って、中性の分子線もしくはイオンを単独に用いる場合
より約１００倍の高濃度ドーピングが可能となることが
わかる。
イオン電流を測定したところ０．１μ人でありた。そこ
で、アンチモンイオンの付着係数を１とし、０．１μ人
のアンチモンイオンすべてが基板に到達しているとして
キャリア濃度を計算すると８ＸＩＱ”！＝となった。こ
の計算値は、実験値より２オーダー低いものである。こ
れについては次の様に考えられる。シリコン表面では、
アンチモン分子とアンチモンイオンが混在していると考
えられるが、この状態でイオンから分子へのエネルギー
の移動が起こり、多数のアンチモン分子が活性化されて
高濃度ドーピングが可能になったと思われる。従って、
中性の不純物分子線と不純物のイオンを混ぜることによ
って、中性の分子線もしくはイオンを単独に用いる場合
より約１００倍の高濃度ドーピングが可能となることが
わかる。
第３図は、分子線セルとイオン化セルで不純物プロファ
イルを変化させたときの拡がり抵抗測定の結果である。
イルを変化させたときの拡がり抵抗測定の結果である。
これより、分子線セルの場合には、ドーピング条件に対
応したキャリア分布は得られていないが、イオン化セル
の場合には、ドーピング条件に対応したシャープなキャ
リア分布が得られている。
応したキャリア分布は得られていないが、イオン化セル
の場合には、ドーピング条件に対応したシャープなキャ
リア分布が得られている。
欠に、第４図に示す様に♂シリコン基板３１上にコレク
ターであるｎ型エピタキシャル層３２、ベースであるＰ
型エピタキシャル層３３、エミッターであるｎ＋エピタ
キシャル層３４をすべてシリコン分子線エピタキシャル
法をもちいてつくり、ドーピングｌこ加速１．ＯｋＶの
イオン化セルをもちいたところシャープな不純物分布が
可能になるため、分子線セルを用いた場合より活性領域
を薄くでき分子線セルをもちいてつくった場合と比較し
て、約５倍の高速動作が可能となりた。
ターであるｎ型エピタキシャル層３２、ベースであるＰ
型エピタキシャル層３３、エミッターであるｎ＋エピタ
キシャル層３４をすべてシリコン分子線エピタキシャル
法をもちいてつくり、ドーピングｌこ加速１．ＯｋＶの
イオン化セルをもちいたところシャープな不純物分布が
可能になるため、分子線セルを用いた場合より活性領域
を薄くでき分子線セルをもちいてつくった場合と比較し
て、約５倍の高速動作が可能となりた。
以上の実施例では、アンチモンの場合についてのみ述べ
たが、不純物が、ガリウム、ヒ素、リン、ホウ素の場合
にも、同様な効果がある。
たが、不純物が、ガリウム、ヒ素、リン、ホウ素の場合
にも、同様な効果がある。
第１図は、イオン化ドーピングを行なりた場合の加速電
圧とドーピング量、エッチピット密度の関係を示した図
であり、第２図は、分子線セルによってアンチモンをド
ーピングしたときの基板温度と、ドーピング量の関係を
示した図である。第３図は、分子線セルとイオン化セル
による不純物プロファイルを比較するための拡がり抵抗
測定の結果を示した図である。第４図は、本実施例を用
′いてつくった、バイポーラトランジスタの断面図であ
る。 １・・・転位密度変化 ２・・・ドーピング量変化３・
・・分子線セルによるドーピングプロファイル４・・・
イオン化セルによるドーピングプロファイルオ １ 図 加速電圧 （ＫＶ） 第２図 基板温度（０Ｃ） 第３図
圧とドーピング量、エッチピット密度の関係を示した図
であり、第２図は、分子線セルによってアンチモンをド
ーピングしたときの基板温度と、ドーピング量の関係を
示した図である。第３図は、分子線セルとイオン化セル
による不純物プロファイルを比較するための拡がり抵抗
測定の結果を示した図である。第４図は、本実施例を用
′いてつくった、バイポーラトランジスタの断面図であ
る。 １・・・転位密度変化 ２・・・ドーピング量変化３・
・・分子線セルによるドーピングプロファイル４・・・
イオン化セルによるドーピングプロファイルオ １ 図 加速電圧 （ＫＶ） 第２図 基板温度（０Ｃ） 第３図
Claims (1)
- １、分子線エピタキシャル法による薄膜形成時における
不純物ドーピングにおいて、不純物分子の一部をイオン
化し０．５ないし１．５ｋＶの加速を行なうことを特徴
とするドーピング法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253515A JPH0631198B2 (ja) | 1984-11-30 | 1984-11-30 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59253515A JPH0631198B2 (ja) | 1984-11-30 | 1984-11-30 | 半導体薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61132590A true JPS61132590A (ja) | 1986-06-20 |
| JPH0631198B2 JPH0631198B2 (ja) | 1994-04-27 |
Family
ID=17252442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59253515A Expired - Lifetime JPH0631198B2 (ja) | 1984-11-30 | 1984-11-30 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0631198B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123870A (en) * | 1976-04-12 | 1977-10-18 | Nippon Telegr & Teleph Corp <Ntt> | Thin semiconductor film producing apparatus |
-
1984
- 1984-11-30 JP JP59253515A patent/JPH0631198B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52123870A (en) * | 1976-04-12 | 1977-10-18 | Nippon Telegr & Teleph Corp <Ntt> | Thin semiconductor film producing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0631198B2 (ja) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087576A (en) | Implantation and electrical activation of dopants into monocrystalline silicon carbide | |
| Iyer et al. | Silicon-germanium base heterojunction bipolar transistors by molecular beam epitaxy | |
| US4947218A (en) | P-N junction diodes in silicon carbide | |
| JPH0582750B2 (ja) | ||
| US5030580A (en) | Method for producing a silicon carbide semiconductor device | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61132590A (ja) | 半導体薄膜の製造方法 | |
| JPH08316164A (ja) | 半導体素子の作成方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| Perotin et al. | Be+ ion implantation in Ga0. 96Al0. 04Sb epitaxial layers | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| Denhoff et al. | I n situ doping by As ion implantation of silicon grown by molecular‐beam epitaxy | |
| JPH0319218A (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| KR19990072541A (ko) | 얕은접합을갖는소자제조방법 | |
| JPS625632A (ja) | 半導体薄膜の製造方法 | |
| Harkonen et al. | p/sup+//n/sup-//n/sup+/cz-Si detectors processed on p-type boron-doped substrates with thermal donor induced space charge sign inversion | |
| JPH09115922A (ja) | 半導体装置の製造方法 | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| Peterström | Double solid phase epitaxy of germanium‐implanted silicon on sapphire | |
| WO1997039477A1 (en) | P-type silicon carbide formation by ion implantation and p-type silicon carbide | |
| JPH0533527B2 (ja) | ||
| JPS63179514A (ja) | 分子線結晶成長法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| JPS63158836A (ja) | 半導体素子の製造方法 |