JPS61131564A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPS61131564A JPS61131564A JP25436684A JP25436684A JPS61131564A JP S61131564 A JPS61131564 A JP S61131564A JP 25436684 A JP25436684 A JP 25436684A JP 25436684 A JP25436684 A JP 25436684A JP S61131564 A JPS61131564 A JP S61131564A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- gaas
- type
- affinity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 125000006850 spacer group Chemical group 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 3
- 238000000034 method Methods 0.000 abstract 3
- 230000003450 growing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子親和力が相違する２種類の半導体を接合
することによって形成される接合面に沿って発生する電
子蓄積層における電子濃度を制御電極に印加する電圧゛
により変化させ、該電子蓄積からなる導電路のイノビー
ダンスを制御する形式の電界効果型半導体装置の改良に
係る。そして、特、に通常のこの種電界効果型半導体装
置が、基板上に電子親和力が大なる半導体層を形成し、
その上に電子親和力が小なる電子供給層となる半導体層
を積んでその下方の電子親和力が大なる半導体層側に電
子蓄積層を形成するのに対して、反対に基板上に電子親
和力が小なる半導体層を先に積んで、その上に電子親和
力が犬なる半導体層を形成し、該半導体層中に電子蓄積
層を形成するようにする高電子移動度トランジスタ（反
転盤ＨＩ：ＭＴと呼ぶ）に関する。
することによって形成される接合面に沿って発生する電
子蓄積層における電子濃度を制御電極に印加する電圧゛
により変化させ、該電子蓄積からなる導電路のイノビー
ダンスを制御する形式の電界効果型半導体装置の改良に
係る。そして、特、に通常のこの種電界効果型半導体装
置が、基板上に電子親和力が大なる半導体層を形成し、
その上に電子親和力が小なる電子供給層となる半導体層
を積んでその下方の電子親和力が大なる半導体層側に電
子蓄積層を形成するのに対して、反対に基板上に電子親
和力が小なる半導体層を先に積んで、その上に電子親和
力が犬なる半導体層を形成し、該半導体層中に電子蓄積
層を形成するようにする高電子移動度トランジスタ（反
転盤ＨＩ：ＭＴと呼ぶ）に関する。
第４図に従来の通常部のＨＥＭＴの断面構造例を示す。
この例にお−ては、半絶縁性Ｇａ Ａｍ基板１上に順に
、ノンドープＧａＡａバ、フｙ層２．二＆元電子ガス蓄
積層（以下２ ＤＩＩＧと呼ぶ）が形成される３−Ｇａ
Ａａ層３．電子供給層の５厘の不純物がドーグされたＮ
−ＡＡＧａＡａ層４．が形成されて−る。
、ノンドープＧａＡａバ、フｙ層２．二＆元電子ガス蓄
積層（以下２ ＤＩＩＧと呼ぶ）が形成される３−Ｇａ
Ａａ層３．電子供給層の５厘の不純物がドーグされたＮ
−ＡＡＧａＡａ層４．が形成されて−る。
そして、ソース、ドレイン電極５．６及びゲート電極７
が形成される。ソース、ドレインｔ［ハＡ％Ｇ。
が形成される。ソース、ドレインｔ［ハＡ％Ｇ。
／Ａｓ ｔアロイし、３の３−ＧａＡｓ層に到る合金領
域を形成し、２ＤＥＧ蓄積層とコンタクトをとる。
域を形成し、２ＤＥＧ蓄積層とコンタクトをとる。
この例におｉては２ ＤＦｊＧ蓄積層が形成されるＧａ
Ａ番層をドーグし、％ −Ｇａ Ａｍ層３としたので、
２ ＤＩｊＧ蓄積層をノー・ドープＧｍＡ−とした通常
型ＨＩＩＭＴに比べて、チャネル抵抗及びソース・ドレ
イン・コンタクト抵抗が低減し、素子特性が改善された
。
Ａ番層をドーグし、％ −Ｇａ Ａｍ層３としたので、
２ ＤＩｊＧ蓄積層をノー・ドープＧｍＡ−とした通常
型ＨＩＩＭＴに比べて、チャネル抵抗及びソース・ドレ
イン・コンタクト抵抗が低減し、素子特性が改善された
。
しかし、第４図の素子の場合、ソース・ドレイン・コン
タクトは低温におりて抵抗の増加が著しいＮ−石ＧｇＡ
ｌ を介してとらなければならな−。
タクトは低温におりて抵抗の増加が著しいＮ−石ＧｇＡ
ｌ を介してとらなければならな−。
Ｎ−ＡＩＬＧｍＡｍが低温下で高抵抗となるためソース
・ドレイ／とのコンタクトが非常に悪化し、通常型ＨＩ
ｉｊＭＴの場合、低抵抗コンタクトの実現が困難で６る
。
・ドレイ／とのコンタクトが非常に悪化し、通常型ＨＩ
ｉｊＭＴの場合、低抵抗コンタクトの実現が困難で６る
。
本発明はＨＨＭＴ構造を従来の通常塁と反転し、且つ二
次元電子ガス蓄積層ｔ−％型半導体層とすることにより
、低抵抗ソース・ドレイン・コンタク′トと低チャネル
抵抗を実現するものである。
次元電子ガス蓄積層ｔ−％型半導体層とすることにより
、低抵抗ソース・ドレイン・コンタク′トと低チャネル
抵抗を実現するものである。
′□ すなわち、基板上に、電子親和力
が小なる％屋の半導体層を設け、該電子親和力が小なる
％塁の半導体層上に電子親和力が大なる％温の半導体層
を形成し、該電子親和力が大なる％聾の半導体層に二次
元電子ガス蓄積層を形成するようにする。
が小なる％屋の半導体層を設け、該電子親和力が小なる
％塁の半導体層上に電子親和力が大なる％温の半導体層
を形成し、該電子親和力が大なる％聾の半導体層に二次
元電子ガス蓄積層を形成するようにする。
上記において、例えば電子親和力が大なる層を％屋のＧ
ａ Ａｍとし、電子親和力が小なる半導体層ｔ−％麗Ａ
ＪＬＧａＡａとして説明すると、■秀麗の４１ＧａＡａ
ｔ−介さずにソース、ドレイ／のコンタクトが形成で
きろので低抵抗なソース・ドレイン・コンタクトが実現
する。
ａ Ａｍとし、電子親和力が小なる半導体層ｔ−％麗Ａ
ＪＬＧａＡａとして説明すると、■秀麗の４１ＧａＡａ
ｔ−介さずにソース、ドレイ／のコンタクトが形成で
きろので低抵抗なソース・ドレイン・コンタクトが実現
する。
■従来の通常！Ｉ ＲＥＮＴ構造においては、２次元電
子ガス濃度を上げる必要から、５厘のμＧａ ＡＩ（キ
ャリア供斡層）の電子Ｉｌ＆度ｔ−１〜２ Ｘ １Ｇ”
ｄｍ−’程度と高くしなけれはならず、その結果ゲート
直下の電子濃度が高くなつて閾値電圧（ｖｔｈ）の制御
が困難でろう九、これに対し１本発明によれば中ヤリア
供給層の％Ｉｌｌ ７４ｊＧａ Ａｍと電子蓄積層が形
成される％ＷｉＧｍＡａ層との位置関係を逆にしている
ので、ゲート直下には外型Ｇａ Ａｍ層（電子濃度２Ｘ
１０”＄−程度）と低いが形成されるため、閾値電年（
Ｖｔｈ ）の制御が容易である。
子ガス濃度を上げる必要から、５厘のμＧａ ＡＩ（キ
ャリア供斡層）の電子Ｉｌ＆度ｔ−１〜２ Ｘ １Ｇ”
ｄｍ−’程度と高くしなけれはならず、その結果ゲート
直下の電子濃度が高くなつて閾値電圧（ｖｔｈ）の制御
が困難でろう九、これに対し１本発明によれば中ヤリア
供給層の％Ｉｌｌ ７４ｊＧａ Ａｍと電子蓄積層が形
成される％ＷｉＧｍＡａ層との位置関係を逆にしている
ので、ゲート直下には外型Ｇａ Ａｍ層（電子濃度２Ｘ
１０”＄−程度）と低いが形成されるため、閾値電年（
Ｖｔｈ ）の制御が容易である。
、■二次元電子ガス蓄積層（２ＤＨ，Ｇ蓄積層）が襲ド
ープされてｉるので電子移動度はノン・ドーグの場合よ
り準われるが、その程度はそれ程大きく畔なく、前記■
、■の作用が優シ、安定で再現性′ の良り素子が実
現できる。
ープされてｉるので電子移動度はノン・ドーグの場合よ
り準われるが、その程度はそれ程大きく畔なく、前記■
、■の作用が優シ、安定で再現性′ の良り素子が実
現できる。
（デグレ、シ璽ン屋）
第１図に本発明の実施例によるｓ−〇ｍＡａ／Ｎ−μＧ
ａ Ａｍへテロ構造Ｈ！ｊＭＴの一一ヲ示す。
ａ Ａｍへテロ構造Ｈ！ｊＭＴの一一ヲ示す。
半導絶縁性Ｇａ Ａｍ基板１１上にＭＢＩＩ Ｃ分子線
結晶成長法）により、順次以下の層を形成して―る。
結晶成長法）により、順次以下の層を形成して―る。
結晶層 厚みｇ ＮＤ電子濃度１２、
ノ／・ドーグＧａＡｍ層 −ｇ７１５声惰。
ノ／・ドーグＧａＡｍ層 −ｇ７１５声惰。
１３、ノン・ドープ、４ＪＧａＡａ層 −ｔ ＝ ０．
１５Ｒｎ。
１５Ｒｎ。
１４、Ｎ−ＡｆｔＧａＡａ 、 ｔ＝０．、
Ｏ２ｎｍ＋ Ｎ＝ＩＸ１０”６ｍ−’□ １５、九−ＧａＡｓ −ｔ＝０．１２ａｍ＋
５＝２Ｘ１０”Ｈ＠−’上記結晶層のうち、ノン・
ドーグＡｆｔＧａＡａ層１５は、Ｎ−ＡＸＧａＡａ １
４の下側に、二次元電子（２ＤＥＧ）が滲み出さなｉよ
うにするため設けられている。
Ｏ２ｎｍ＋ Ｎ＝ＩＸ１０”６ｍ−’□ １５、九−ＧａＡｓ −ｔ＝０．１２ａｍ＋
５＝２Ｘ１０”Ｈ＠−’上記結晶層のうち、ノン・
ドーグＡｆｔＧａＡａ層１５は、Ｎ−ＡＸＧａＡａ １
４の下側に、二次元電子（２ＤＥＧ）が滲み出さなｉよ
うにするため設けられている。
５−ＧａＡａ １５の電子濃度は一般的なＧａＡａ Ｆ
ＩＸＴの濃度でらシ、厚さ霧はゲート電圧ｖｇ−□ｖの
とき、空乏層が二次元電子ガス分布の表面側近傍まで延
びる厚さとする。なお、第１図におりて、ｊ４．１７は
ソース、ドレイン電極、１８はゲート電極でおる。
ＩＸＴの濃度でらシ、厚さ霧はゲート電圧ｖｇ−□ｖの
とき、空乏層が二次元電子ガス分布の表面側近傍まで延
びる厚さとする。なお、第１図におりて、ｊ４．１７は
ソース、ドレイン電極、１８はゲート電極でおる。
（工／ハンスイント盤）
第１図の実施例におりても、ゲート直下をドライエ、チ
ングでリセスする場合がらるが、特に千ンハンスメン）
！Ｉ ＨｌｊＭＴにお―ては、ゲート直下の膜厚ｔよ
シ薄くしなければなうな−。第２図（Ａ）に本発明によ
る二ンハンスメント臘のＨＩＩＭＴの要部を示しておシ
、外部の番号は第１図と対応させて−る。図（Ａ）のよ
うにゲート部をリセスし、膜厚ｊｌｔ−薄くして、ゲー
ト１８ｔ−形成するが、この実施例ではゲート直下の電
子濃度は２Ｘ１０”棉づと従来の通常ｉＪＩＨＥＭＴ（
第２図（Ａ））の）（ａｓ ｌ Ｘ １０”、ａｍ−’
よシ低濃度なので、本実施例ではゲート１Ｂと２ＤＥｊ
Ｇ間の距離ｎｌ長くとれる。したがって、ドライエ、テ
／グ匝よシ、リセスを形成する際の歪みが、ＺＤＥＧ層
まで影響することがなくなシ、歪みによる２ＤＨ：Ｇの
移動度の低下がない。
ングでリセスする場合がらるが、特に千ンハンスメン）
！Ｉ ＨｌｊＭＴにお―ては、ゲート直下の膜厚ｔよ
シ薄くしなければなうな−。第２図（Ａ）に本発明によ
る二ンハンスメント臘のＨＩＩＭＴの要部を示しておシ
、外部の番号は第１図と対応させて−る。図（Ａ）のよ
うにゲート部をリセスし、膜厚ｊｌｔ−薄くして、ゲー
ト１８ｔ−形成するが、この実施例ではゲート直下の電
子濃度は２Ｘ１０”棉づと従来の通常ｉＪＩＨＥＭＴ（
第２図（Ａ））の）（ａｓ ｌ Ｘ １０”、ａｍ−’
よシ低濃度なので、本実施例ではゲート１Ｂと２ＤＥｊ
Ｇ間の距離ｎｌ長くとれる。したがって、ドライエ、テ
／グ匝よシ、リセスを形成する際の歪みが、ＺＤＥＧ層
まで影響することがなくなシ、歪みによる２ＤＨ：Ｇの
移動度の低下がない。
（スペーサ層を形成する場合）
第３図（Ａ）にスペーサ層５ｏＡｔ形成した実施例を示
す。他部は第１図の番号と統一しているので説明しない
。
す。他部は第１図の番号と統一しているので説明しない
。
一般に２ ＤＩＧの移動［を増すため２ＤＥＧと電子供
給層の間に、）如ンドー′プＡｉＧａＡａを数＋λ〜数
百１入れることがなされる。第３図（Ｂ）の通常屋の場
合、該高抵抗なノン・ドーグＡｌｌ Ｇａ Ａｍ層３０
Ｂを介してソース・ドレインのコンタクトをとるために
コンタクト抵抗が増大する。しかし、本実施例の図（Ａ
）では、スペーサ層のＡＸＧａＡａ層５ａｈＢ２ＤＥＧ
の下側に形成されるから、ソース・ドレイ／・コンタク
トを高抵抗なノンドーグＡＩＧａＡａＮ３０．４ｔ−介
さずとれる。したがって、本実施例ではコンタクト抵抗
の増大ｔ−まねくことな（２ＤＥＧの移動ｆ、ｔ−増加
することができ、素子特性が向上する。
給層の間に、）如ンドー′プＡｉＧａＡａを数＋λ〜数
百１入れることがなされる。第３図（Ｂ）の通常屋の場
合、該高抵抗なノン・ドーグＡｌｌ Ｇａ Ａｍ層３０
Ｂを介してソース・ドレインのコンタクトをとるために
コンタクト抵抗が増大する。しかし、本実施例の図（Ａ
）では、スペーサ層のＡＸＧａＡａ層５ａｈＢ２ＤＥＧ
の下側に形成されるから、ソース・ドレイ／・コンタク
トを高抵抗なノンドーグＡＩＧａＡａＮ３０．４ｔ−介
さずとれる。したがって、本実施例ではコンタクト抵抗
の増大ｔ−まねくことな（２ＤＥＧの移動ｆ、ｔ−増加
することができ、素子特性が向上する。
以上のように、本発明によれば従禿のＨＥＭＴの電子親
和力の小なる電子供給層と２ ｎ ｉｊ；、ａが形成さ
れる電子親和力の犬なる半導体層の土木の位置関係を反
転し、且つ１ＤＥＧ層が形成される１子親和力が小なる
半導体層’ｚｓ型半型体導体層為ことによシ、次の効果
が得られる。
和力の小なる電子供給層と２ ｎ ｉｊ；、ａが形成さ
れる電子親和力の犬なる半導体層の土木の位置関係を反
転し、且つ１ＤＥＧ層が形成される１子親和力が小なる
半導体層’ｚｓ型半型体導体層為ことによシ、次の効果
が得られる。
■高抵抗な電子供給層やスペーサ層を介さずソース・ド
レイン・コンタクトが形成できるので、低抵抗ソース・
ドレイン・コンタクトが実現する。
レイン・コンタクトが形成できるので、低抵抗ソース・
ドレイン・コンタクトが実現する。
■低温で高抵抗となる電子供給層のＮ−ＡＪＬＧａＡｓ
等を介さずソース・ドレイ／・コンタクトが形成で自る
ので低温における素子の安定性が良−０■２ＤＥＧ層が
ｎ−ＧαＡ＃層等ドープした半導体層なので、チャネル
抵抗が減少し、素子特性が向上する。
等を介さずソース・ドレイ／・コンタクトが形成で自る
ので低温における素子の安定性が良−０■２ＤＥＧ層が
ｎ−ＧαＡ＃層等ドープした半導体層なので、チャネル
抵抗が減少し、素子特性が向上する。
■ゲート直下の電子濃度ｔ−２Ｘ １０”６ｍ−’程度
と通常屋の場合よシ低くできる九め閾値電圧の制御が容
易でろる。特に、エンハンスメントｘｉｉＭＴ ＯｊＪ
ＩＥ厚制御が容易でアシ、ゲート直下のリセスによる歪
が２ＤＩＩＧ層に影響することが防止できる。
と通常屋の場合よシ低くできる九め閾値電圧の制御が容
易でろる。特に、エンハンスメントｘｉｉＭＴ ＯｊＪ
ＩＥ厚制御が容易でアシ、ゲート直下のリセスによる歪
が２ＤＩＩＧ層に影響することが防止できる。
第１図は本発明の一実施例のＨＥＭＴの要部断面とバン
ド図、第２図（Ａ）は本発明の二／ノ・／スメントＨＨ
：ＭＴの実施例の要部断面図、（Ｂ）は従来のエンハン
スメン） ＨＥＭＴの要部断面図、第３図（Ａ）は本発
明のスペーサ層を設けたＨＥＭＴの実施例の要部断面図
）（Ｂ）は従来のＨＥＭＴの要部断面図、第４図は通常
ｍ ＨＥＭＴの要部断面とバンド図。 １１・・・半絶縁性ＧａＡａ基板 １２・・・ノ／・ドーグＧａＡａ層 １３・・・ノン・ドープＡＪＬＧａ Ａｓ層１４・・・
Ｎ−ＡｊＬＧａＡａ １５・・・界−ＧａＡａ １６・・・ソース電極 １７・・・ドレイン電極 １８・・・ゲート電極
ド図、第２図（Ａ）は本発明の二／ノ・／スメントＨＨ
：ＭＴの実施例の要部断面図、（Ｂ）は従来のエンハン
スメン） ＨＥＭＴの要部断面図、第３図（Ａ）は本発
明のスペーサ層を設けたＨＥＭＴの実施例の要部断面図
）（Ｂ）は従来のＨＥＭＴの要部断面図、第４図は通常
ｍ ＨＥＭＴの要部断面とバンド図。 １１・・・半絶縁性ＧａＡａ基板 １２・・・ノ／・ドーグＧａＡａ層 １３・・・ノン・ドープＡＪＬＧａ Ａｓ層１４・・・
Ｎ−ＡｊＬＧａＡａ １５・・・界−ＧａＡａ １６・・・ソース電極 １７・・・ドレイン電極 １８・・・ゲート電極
Claims (1)
- 基板上に、ｎ型の不純物が高濃度にドープされた化合
物半導体電子供給層が設けられ、該化合物半導体電子供
給層と比較して電子親和力が大なるｎ型の半導体層が前
記化合物半導体電子供給層上に備えられ、該電子親和力
が大なるｎ型の半導体層内に二次元電子ガス蓄積層が形
成されることを特徴とする電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25436684A JPS61131564A (ja) | 1984-11-30 | 1984-11-30 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25436684A JPS61131564A (ja) | 1984-11-30 | 1984-11-30 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131564A true JPS61131564A (ja) | 1986-06-19 |
Family
ID=17263987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25436684A Pending JPS61131564A (ja) | 1984-11-30 | 1984-11-30 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131564A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372168A (ja) * | 1986-09-16 | 1988-04-01 | Agency Of Ind Science & Technol | 逆構造高移動度トランジスタ |
| JPH01166567A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | 電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851570A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置 |
| JPS58147172A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-11-30 JP JP25436684A patent/JPS61131564A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851570A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Ltd | 半導体装置 |
| JPS58147172A (ja) * | 1982-02-26 | 1983-09-01 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372168A (ja) * | 1986-09-16 | 1988-04-01 | Agency Of Ind Science & Technol | 逆構造高移動度トランジスタ |
| JPH01166567A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729000A (en) | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates | |
| JPH05275463A (ja) | 半導体装置 | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JPS60223171A (ja) | 電界効果トランジスタ | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPS61131564A (ja) | 電界効果型半導体装置 | |
| US5900641A (en) | Field effect semiconductor device having a reduced leakage current | |
| JPH0328065B2 (ja) | ||
| JPH0714057B2 (ja) | 電界効果トランジスタ | |
| JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
| JP2949518B2 (ja) | 半導体装置及びその製造方法 | |
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6149476A (ja) | 電界効果トランジスタ | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JP2768794B2 (ja) | 半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| KR960015325B1 (ko) | 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 | |
| JPH0219623B2 (ja) | ||
| JPH0645367A (ja) | 高電子移動度トランジスタ | |
| JPS60227479A (ja) | 電界効果トランジスタ | |
| JPH0154868B2 (ja) | ||
| JPS62283672A (ja) | 電界効果トランジスタ及びその製造方法 |