JPS61129870A - 光感応型半導体制御素子 - Google Patents
光感応型半導体制御素子Info
- Publication number
- JPS61129870A JPS61129870A JP59252263A JP25226384A JPS61129870A JP S61129870 A JPS61129870 A JP S61129870A JP 59252263 A JP59252263 A JP 59252263A JP 25226384 A JP25226384 A JP 25226384A JP S61129870 A JPS61129870 A JP S61129870A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base layer
- impurity
- center
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 206010033799 Paralysis Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 231100000895 deafness Toxicity 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 208000016354 hearing loss disease Diseases 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はホトサイリスタ、ホトトライアック等の″Ｌ
Ｖ？−感応してスイッチ制御がなされる光感応型半導体
制御素子に適用される。
Ｖ？−感応してスイッチ制御がなされる光感応型半導体
制御素子に適用される。
この発明は高温時における誤動作の発生を防止するため
に１元感応型半導体制御素子のベース層中のゲート抵抗
部分に基体のエネルギーバンド領域の中央付近の深いア
クセプタ（ドナー）レベルを有する不純物をホッピング
現象を呈する徽だけドーピングしたものである。
に１元感応型半導体制御素子のベース層中のゲート抵抗
部分に基体のエネルギーバンド領域の中央付近の深いア
クセプタ（ドナー）レベルを有する不純物をホッピング
現象を呈する徽だけドーピングしたものである。
従来の光感応型半導体制御素子の一種のホトサイリスタ
を第５図に示す。同図のホトサイリスタは、Ｎ型半導体
基体（Ｓｉ）の両面にＰ型不純物を拡散してベース層ｌ
、エミッタ層２を形成し、更にペース層ｌ中にＮ型不純
物を拡散してエミツタ層３を形成してなる。尚、基体の
中央部はベース層４となる。エミツタ層２にはアノード
電極が設ケラれ、エミツタ層３にはカソード電極が設け
られる。ペース層１中にはゲート抵抗ＲＧＫが設けられ
てプルダウンしている。このホトサイリスタのオン状悪
を保持するためのゲートに流れる保持電但し戊は比例関
係を意味する。）。ここでＨＦＥＰはトランジスタを形
造るＰＮＰ層（ベース層Ｉ 。
を第５図に示す。同図のホトサイリスタは、Ｎ型半導体
基体（Ｓｉ）の両面にＰ型不純物を拡散してベース層ｌ
、エミッタ層２を形成し、更にペース層ｌ中にＮ型不純
物を拡散してエミツタ層３を形成してなる。尚、基体の
中央部はベース層４となる。エミツタ層２にはアノード
電極が設ケラれ、エミツタ層３にはカソード電極が設け
られる。ペース層１中にはゲート抵抗ＲＧＫが設けられ
てプルダウンしている。このホトサイリスタのオン状悪
を保持するためのゲートに流れる保持電但し戊は比例関
係を意味する。）。ここでＨＦＥＰはトランジスタを形
造るＰＮＰ層（ベース層Ｉ 。
ベース層４．エミ、り層２）の直流電流増巾率である。
次にゲート抵抗ＲＧＫが拡散によって得た抵抗である場
合、（１）ゲート抵抗に は常温付近で絶対温Ｋ に増大（ＨＦＥＰＣｔ ｅ（Ｐ） 、コＣでαハ定故、
には〔発明が解決しようとする問題点〕 即ち、ホトサイリスタのオン状聾を保持する、ゲートｉ
Ｃ流れる保持電流ＩＨは温度上昇によって極端に低下す
るので、高温状幣では保持電流の値が極端に小さくなっ
て外部ノイズやリーク電流により誤動作し易く、又臨界
オフ電圧上昇率が低下した。
合、（１）ゲート抵抗に は常温付近で絶対温Ｋ に増大（ＨＦＥＰＣｔ ｅ（Ｐ） 、コＣでαハ定故、
には〔発明が解決しようとする問題点〕 即ち、ホトサイリスタのオン状聾を保持する、ゲートｉ
Ｃ流れる保持電流ＩＨは温度上昇によって極端に低下す
るので、高温状幣では保持電流の値が極端に小さくなっ
て外部ノイズやリーク電流により誤動作し易く、又臨界
オフ電圧上昇率が低下した。
以上の問題点はホトトライアックでも同様に生じた。即
ち、ホトトライアックのオン状態を保持する、ゲートに
流れる保持電流昂は温度上昇によって極端に低下するの
で、高温状慇では保持電流の値が極端に小さくなって僅
かのリーク電流があってもホトトライアックはＯＮした
ままであり。
ち、ホトトライアックのオン状態を保持する、ゲートに
流れる保持電流昂は温度上昇によって極端に低下するの
で、高温状慇では保持電流の値が極端に小さくなって僅
かのリーク電流があってもホトトライアックはＯＮした
ままであり。
ＯＮ、ＯＦＦのコントロールが極めて難しくなる。又耐
ノイズ性が極端に低下し、更に臨界オフ電圧上昇率が低
下した。
ノイズ性が極端に低下し、更に臨界オフ電圧上昇率が低
下した。
この発明では上記従来問題点を解決するために第１ペー
ス層中のゲート抵抗部分に基体のエネルギーバンド領域
の中央付近の深いアクセプタ（ドナー）レベルを有する
不純物をホッピング現象を呈する量だけドーピングした
ものである。
ス層中のゲート抵抗部分に基体のエネルギーバンド領域
の中央付近の深いアクセプタ（ドナー）レベルを有する
不純物をホッピング現象を呈する量だけドーピングした
ものである。
この発明は上記構成により保持電流の温度変化による影
響を小さくしたものである。
響を小さくしたものである。
この発明に係る光感応型半導体制御素子の一実施例につ
いて詳細に説明する。以下ホトサイリスタを例にとり説
明する。
いて詳細に説明する。以下ホトサイリスタを例にとり説
明する。
ｉｆ図に本発明に係る一実施例であるホトサイリスタの
断面図を示す。同図においてＮ型半導体基体（Ｓｉ）の
両面にＰ型不純物を拡散してベース層１．エミツタ層２
を形成し、更にベース層Ｉ゛中にＮ型不純物を拡散して
エミツタ層３を形成する。
断面図を示す。同図においてＮ型半導体基体（Ｓｉ）の
両面にＰ型不純物を拡散してベース層１．エミツタ層２
を形成し、更にベース層Ｉ゛中にＮ型不純物を拡散して
エミツタ層３を形成する。
その後ベース層１に連結したゲート抵抗ＲＧＫをＰ型下
細物拡散によって設ける。基体の中央部はベース層４と
なる。エミツタ層２にはアノード電極が設けられ、エミ
ツタ層３にはカソード電極が設けられる。ゲート抵抗Ｒ
ＧＫ部分にはｓｌ のエネルギーの中央付近に深いア
クセプタレベルを有する不純物５、例えば（ｕ 、 Ｚ
ｎ等がドーピングされる。
細物拡散によって設ける。基体の中央部はベース層４と
なる。エミツタ層２にはアノード電極が設けられ、エミ
ツタ層３にはカソード電極が設けられる。ゲート抵抗Ｒ
ＧＫ部分にはｓｌ のエネルギーの中央付近に深いア
クセプタレベルを有する不純物５、例えば（ｕ 、 Ｚ
ｎ等がドーピングされる。
コノドーピングは不純物をイオン化してこれに高いエネ
ルギを与えて注入する所謂イオン注入を行ない次にアニ
ールを行なう。この手法によればＣｕ・Ｚｎ 等の注
入が容易でありドープ深さ量の制御、ドツトコン）ｏ−
ルが容易である。上記不純物５のドーピング量としては
ｔ ｏ １４〜１ｏ１６σ−３程度に適切な量（後述す
る様にホッピング現象を呈する喰〕が存在する。
ルギを与えて注入する所謂イオン注入を行ない次にアニ
ールを行なう。この手法によればＣｕ・Ｚｎ 等の注
入が容易でありドープ深さ量の制御、ドツトコン）ｏ−
ルが容易である。上記不純物５のドーピング量としては
ｔ ｏ １４〜１ｏ１６σ−３程度に適切な量（後述す
る様にホッピング現象を呈する喰〕が存在する。
次に第２図に上記不純物をドーピングしたゲート抵抗Ｒ
ＧＫ部分のＳｉのバンド構造を示す。６は伝導帯の境界
線、７は価電子帯の境界線であり、８は上記不純物のア
クセプターレベルを示す。上記不純物が所定量ドーピン
グされると当該部分に電場を印加した時はホールｈはポ
テンシャルバリアβを乗り越えながら伝達する、所謂ホ
ッピング現象を呈する。このホッピング現象による伝導
をホッピング伝導という。このホッピング現象状咀ＮＡ
はアクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度
、βは上記したポテンシャルバリアで温度上昇とともに
ｅｘｐｏｎｅｎｔ ｉａｌ的に減少する。上記βはＮＡ
の値に依存し、抵抗率ｒとアクセプタ濃度ＮＡとの関係
は一定温度下において第３図の様になる。同図に示され
る様にアクセプタ濃度ＮＡを変えることによってｒの値
を調節することができる（但しＡの領域を用いる）。前
述した様にＰＮＰ層の直流電流増巾率ＨＦＥＰは常温付
近で略ｅ（−）に比例するが、この式中の定数αと上記
１（Ｔ βが一致（若しくは接近）する様にアクセプタ濃度ＮＡ
を設定する。前述した如く保持電流保持電流ＩＨの温度
特性を略打ち消すことができる。即ちホッピング現象を
利用することにより保持電流Ｉ の温度上昇による低下
を防止できるものである。そしてその為に外部ノイズや
リーク電流により誤動作し難く、又臨界オフ電圧上昇率
の低下を防止できる。
ＧＫ部分のＳｉのバンド構造を示す。６は伝導帯の境界
線、７は価電子帯の境界線であり、８は上記不純物のア
クセプターレベルを示す。上記不純物が所定量ドーピン
グされると当該部分に電場を印加した時はホールｈはポ
テンシャルバリアβを乗り越えながら伝達する、所謂ホ
ッピング現象を呈する。このホッピング現象による伝導
をホッピング伝導という。このホッピング現象状咀ＮＡ
はアクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度
、βは上記したポテンシャルバリアで温度上昇とともに
ｅｘｐｏｎｅｎｔ ｉａｌ的に減少する。上記βはＮＡ
の値に依存し、抵抗率ｒとアクセプタ濃度ＮＡとの関係
は一定温度下において第３図の様になる。同図に示され
る様にアクセプタ濃度ＮＡを変えることによってｒの値
を調節することができる（但しＡの領域を用いる）。前
述した様にＰＮＰ層の直流電流増巾率ＨＦＥＰは常温付
近で略ｅ（−）に比例するが、この式中の定数αと上記
１（Ｔ βが一致（若しくは接近）する様にアクセプタ濃度ＮＡ
を設定する。前述した如く保持電流保持電流ＩＨの温度
特性を略打ち消すことができる。即ちホッピング現象を
利用することにより保持電流Ｉ の温度上昇による低下
を防止できるものである。そしてその為に外部ノイズや
リーク電流により誤動作し難く、又臨界オフ電圧上昇率
の低下を防止できる。
以上の実権例はホトサイリスタについて示したが第４図
に示す如くホトトライアックにおいても本発明は適用可
能である。原理的にはホトサイリスタと同じ事である。
に示す如くホトトライアックにおいても本発明は適用可
能である。原理的にはホトサイリスタと同じ事である。
又、以上の実権例はＰ型不純物を拡散したペース層中に
ゲート抵抗ｋ。Ｋを設けたものについて示したが、Ｎ型
不純物を拡散したペース層中にゲート抵抗Ｒ６Ｋを設け
たものについてホッピング現象を持たせる場合は不純物
としてＡｕをドーピングすれば良い。
ゲート抵抗ｋ。Ｋを設けたものについて示したが、Ｎ型
不純物を拡散したペース層中にゲート抵抗Ｒ６Ｋを設け
たものについてホッピング現象を持たせる場合は不純物
としてＡｕをドーピングすれば良い。
本発明によれば光感応型半導体制御素子の保持電流の温
度変化による低下を防止でき、その為に誤動作を防止で
きる。
度変化による低下を防止でき、その為に誤動作を防止で
きる。
第１図は本発明に係る一実施例のサイリスタの断面図、
第２図はＳｌのバンド構造の説明図、第３図は抵抗率ｒ
とアクセプタ濃度ＮＡの関係のグラフ図、第４図はホト
トライアックの断面図、第５図は従来のサイリスタの断
面図を示す。 図中、ｌ二ベース層、２：エミ・フタ層、３：エミツタ
層、４：ベース層、５：不純物。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２因 Ｎ＾ ｒ−ＮＡ４廓痺／１７′ラフ国 第３図 爪トトライアッ７Ｑメ乍面Ｑ勾 第４図
第２図はＳｌのバンド構造の説明図、第３図は抵抗率ｒ
とアクセプタ濃度ＮＡの関係のグラフ図、第４図はホト
トライアックの断面図、第５図は従来のサイリスタの断
面図を示す。 図中、ｌ二ベース層、２：エミ・フタ層、３：エミツタ
層、４：ベース層、５：不純物。 代理人 弁理士 福 士 愛 彦（他２名）第１図 第２因 Ｎ＾ ｒ−ＮＡ４廓痺／１７′ラフ国 第３図 爪トトライアッ７Ｑメ乍面Ｑ勾 第４図
Claims (1)
- １、半導体基体中に、第１導電型の第１エミッタ層と、
該第１エミッタ層に連設される上記第１導電型とは反対
導電型の第１ベース層と、該第１ベース層に連設される
第１導電型の第２ベース層と、該第２ベース層に連設さ
れる上記第１導電型とは反対導電型の第２エミッタ層が
形成され、上記第１ベース層中のゲート抵抗部分に基体
のエネルギーバンドの中央付近の深いアクセプタ（ドナ
ー）レベルを有する不純物をホッピング現象を呈する量
だけドーピングしたことを特徴とする光感応型半導体制
御素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252263A JPS61129870A (ja) | 1984-11-28 | 1984-11-28 | 光感応型半導体制御素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252263A JPS61129870A (ja) | 1984-11-28 | 1984-11-28 | 光感応型半導体制御素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61129870A true JPS61129870A (ja) | 1986-06-17 |
Family
ID=17234797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252263A Pending JPS61129870A (ja) | 1984-11-28 | 1984-11-28 | 光感応型半導体制御素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61129870A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244054A (ja) * | 2011-05-23 | 2012-12-10 | Shindengen Electric Mfg Co Ltd | サイリスタ |
-
1984
- 1984-11-28 JP JP59252263A patent/JPS61129870A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244054A (ja) * | 2011-05-23 | 2012-12-10 | Shindengen Electric Mfg Co Ltd | サイリスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3226613A (en) | High voltage semiconductor device | |
| US4104784A (en) | Manufacturing a low voltage n-channel MOSFET device | |
| JPH03263367A (ja) | 半導体装置及びその製造方法 | |
| JPH04107877A (ja) | 半導体装置及びその製造方法 | |
| US4216490A (en) | Static induction transistor | |
| JPS61129870A (ja) | 光感応型半導体制御素子 | |
| JPS6384164A (ja) | 縦形ｍｏｓｆｅｔ | |
| KR20000034968A (ko) | 자동 차단 능력을 지니는 시동기 전류원 디바이스 및 그의 제조 방법 | |
| US3362856A (en) | Silicon transistor device | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| JPS6170750A (ja) | 集積回路の製造方法 | |
| JPH01300569A (ja) | 半導体装置 | |
| JPS634679A (ja) | 静電誘導形半導体装置の製法 | |
| JPH0226074A (ja) | 半導体装置 | |
| JPS61222177A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS57199236A (en) | Manufacture of oxide film isolation semiconductor device | |
| JPS6231150A (ja) | 集積回路装置 | |
| JPS5873159A (ja) | 半導体装置の製法 | |
| JPS62179758A (ja) | 相補型半導体装置 | |
| JPS63224254A (ja) | 半導体装置 | |
| JPS58166756A (ja) | Ｍｏｓ容量素子 | |
| JPS6080279A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JPS6027193B2 (ja) | 半導体回路装置 | |
| JPH0789572B2 (ja) | 半導体装置 |