JPS61128581A - 発光ダイオードのマトリツクスおよびその製造方法 - Google Patents
発光ダイオードのマトリツクスおよびその製造方法Info
- Publication number
- JPS61128581A JPS61128581A JP60258811A JP25881185A JPS61128581A JP S61128581 A JPS61128581 A JP S61128581A JP 60258811 A JP60258811 A JP 60258811A JP 25881185 A JP25881185 A JP 25881185A JP S61128581 A JPS61128581 A JP S61128581A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- matrix
- semi
- rows
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 238000001534 heteroepitaxy Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 101100273207 Dictyostelium discoideum carC gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少な（とも１つの第１導電型のｍ−■族半導
体材料の活性層および第２導電型の■−Ｖ族半導体材料
の外面の注入層と、少なくとも１つの列に配され、前記
の活性層および注入層の厚さに亘って延在し、このため
少なくとも部分的に前記の層内で個々のダイオードを互
に分離し、少なくとも導電接触部の一部を有する半絶縁
帯域とを有する発光ダイオードに関するものである。
体材料の活性層および第２導電型の■−Ｖ族半導体材料
の外面の注入層と、少なくとも１つの列に配され、前記
の活性層および注入層の厚さに亘って延在し、このため
少なくとも部分的に前記の層内で個々のダイオードを互
に分離し、少なくとも導電接触部の一部を有する半絶縁
帯域とを有する発光ダイオードに関するものである。
この種のマトリックスは、第２４９１７１４号の下で公
告された本願人のフランス国特許出願より知られており
、この特許出願は、公告された英国特許出願第２０８５
２２７号に対応する。
告された本願人のフランス国特許出願より知られており
、この特許出願は、公告された英国特許出願第２０８５
２２７号に対応する。
この出願には、ダイオードの一方の電極を行方向にまた
他方の電極を列方向接続する接触部が表面に設けられ、
−活性放出領域の上方に位置する接触フィンガを有する
ダイオードのマトリックスが開示されている。この配置
は、接触フィンガによる光の損失がそれ程大きくない寸
法の大きなダイオードにしか適しない。
他方の電極を列方向接続する接触部が表面に設けられ、
−活性放出領域の上方に位置する接触フィンガを有する
ダイオードのマトリックスが開示されている。この配置
は、接触フィンガによる光の損失がそれ程大きくない寸
法の大きなダイオードにしか適しない。
本発明によれば、接触部はマ） ＩＪフックス２つの反
対面上に配設され、このマトリックスは、各ダイオード
の放出帯域を制限させる埋込局限層（ｌｏｃａｌｉｚａ
ｔｉｏｎ １ａｙｅｒ）を有する。この場合接触部は、
能率の損失なしに、放出領域の外側に、各ダイオードの
大部分または場合によってはその全周に沿って配設する
ことができる。本発明は、この目的のために次のように
したことを特徴とする特のである、即ち、各半絶縁帯域
は注入層の表面から２成分系組成■−■族半導体材料の
第２導電型の局限帯域迄延在し、この局限帯域は夫々断
面で上部と下部を有し、前記の上部は、活性層の延長部
によりみたされるセルの２次元格子を形成し、前記の下
部は、該下部が前記の延長部のレベルでダイオードを行
方向に相互に接続するように、行に平行に配された第１
導電型の高濃度ドーピングのレベルで半導電接触領域に
よって分けられ、また、前記の注入層の上には、各ダイ
オードに対し、内部的に局限帯域の上部の上方に延在し
且つ列方向に相互に接続された接触領域を有し、□相互
接続列は、列に配された前記の半絶縁帯域によって互に
絶縁される。
対面上に配設され、このマトリックスは、各ダイオード
の放出帯域を制限させる埋込局限層（ｌｏｃａｌｉｚａ
ｔｉｏｎ １ａｙｅｒ）を有する。この場合接触部は、
能率の損失なしに、放出領域の外側に、各ダイオードの
大部分または場合によってはその全周に沿って配設する
ことができる。本発明は、この目的のために次のように
したことを特徴とする特のである、即ち、各半絶縁帯域
は注入層の表面から２成分系組成■−■族半導体材料の
第２導電型の局限帯域迄延在し、この局限帯域は夫々断
面で上部と下部を有し、前記の上部は、活性層の延長部
によりみたされるセルの２次元格子を形成し、前記の下
部は、該下部が前記の延長部のレベルでダイオードを行
方向に相互に接続するように、行に平行に配された第１
導電型の高濃度ドーピングのレベルで半導電接触領域に
よって分けられ、また、前記の注入層の上には、各ダイ
オードに対し、内部的に局限帯域の上部の上方に延在し
且つ列方向に相互に接続された接触領域を有し、□相互
接続列は、列に配された前記の半絶縁帯域によって互に
絶縁される。
活性層と注入層は２成分系または３成分系の■−■族半
導体材料とすることができる。
導体材料とすることができる。
本発明は、２成分系組成物がガリウム砒素（ＧａＡｓ）
で、３成分系組成物がガリウム−アルミニウム砒素（Ｇ
ａＡＩＡｓ）である場合に特に好適である。
で、３成分系組成物がガリウム−アルミニウム砒素（Ｇ
ａＡＩＡｓ）である場合に特に好適である。
本発明の一実施態様では、半絶縁帯域は、該帯域が隣接
ダイオード間を絶縁するために行方向にも延在する。
ダイオード間を絶縁するために行方向にも延在する。
本発明は更に前述のマトリックスの製造方法に関するも
のである。
のである。
この方法では、前述の従来技術に沿って、ｍ−■族半導
体材料の注入層と活性層がヘテロエピタキシーによって
基板上に形成され、各ダイオードは、少なくとも半絶縁
帯域の列を前記の注入層・と活性層の厚さに亘って形成
するために形成された打込（ｂｏｍｂａｒｄ ｉｎｇ）
領域により少なくとも部分的に互に分離される。
体材料の注入層と活性層がヘテロエピタキシーによって
基板上に形成され、各ダイオードは、少なくとも半絶縁
帯域の列を前記の注入層・と活性層の厚さに亘って形成
するために形成された打込（ｂｏｍｂａｒｄ ｉｎｇ）
領域により少なくとも部分的に互に分離される。
この従来技術による方法でつくられた構造は前述の欠点
・を有する。本発明の方法は、成るエピタキシャルにデ
ポジットされた層のエツチング工程を使用し、埋込まれ
た接触部の行と局限帯域とをつくり、この帯域が、放出
された光を、デポジットされた電気接触部によって吸収
されることのない領域に制限するようにしたものである
。
・を有する。本発明の方法は、成るエピタキシャルにデ
ポジットされた層のエツチング工程を使用し、埋込まれ
た接触部の行と局限帯域とをつくり、この帯域が、放出
された光を、デポジットされた電気接触部によって吸収
されることのない領域に制限するようにしたものである
。
この目的のために、本発明は次の工程を有する。
（イ）基板上に、第１導電型（ｐ）の高濃度にドープさ
れた第１の２成分系■−■族半導体層をエピタキシャル
にデポジットし、 （ロ）前記の第１の半導体層内に、所定のピッチの行に
平行に配された第１グループの窓の行をエッチし、この
第１の半導体層の残存部分で、ダイオードを行方向に相
互に接続する半導電接触部を形成し、 （ハ）第２導電型（ｎ）の２成分系の第２の■−■族半
導体層をエピタキシャルにデポジットし、（ニ）局限層
を得るために、前記の第２の半導体層内に、前記の第１
グループの行に沿って該行に対し半ピッチだけずれた２
次元格子を形成する第２グループの窓を、前記半導電接
触領域を部分的におおう局限層の上部に形成し、 （ホ）前記の第１導電型の活性層と第２導電型の注入層
を続けてエピタキシャルにデポジットし、 、（へ）打
込（ｂｏｍｂａｒｄｍｅｎｔ）を行い、（ト）注入層上
に金属化領域を形成し、この領域は、各ダイオードに対
し、一方において前記の局限層の上部の上方の行に内部
的に平行に延在し列の方向に相互に接続された接触領域
を形成し、かくして形成された相互接続された列を、列
に配された半絶縁帯域によって互に絶縁する。
れた第１の２成分系■−■族半導体層をエピタキシャル
にデポジットし、 （ロ）前記の第１の半導体層内に、所定のピッチの行に
平行に配された第１グループの窓の行をエッチし、この
第１の半導体層の残存部分で、ダイオードを行方向に相
互に接続する半導電接触部を形成し、 （ハ）第２導電型（ｎ）の２成分系の第２の■−■族半
導体層をエピタキシャルにデポジットし、（ニ）局限層
を得るために、前記の第２の半導体層内に、前記の第１
グループの行に沿って該行に対し半ピッチだけずれた２
次元格子を形成する第２グループの窓を、前記半導電接
触領域を部分的におおう局限層の上部に形成し、 （ホ）前記の第１導電型の活性層と第２導電型の注入層
を続けてエピタキシャルにデポジットし、 、（へ）打
込（ｂｏｍｂａｒｄｍｅｎｔ）を行い、（ト）注入層上
に金属化領域を形成し、この領域は、各ダイオードに対
し、一方において前記の局限層の上部の上方の行に内部
的に平行に延在し列の方向に相互に接続された接触領域
を形成し、かくして形成された相互接続された列を、列
に配された半絶縁帯域によって互に絶縁する。
打込工程は、最適の絶縁が隣接ダイオード間に得られる
ように、半絶縁領域の行も形成されるようなものである
。
ように、半絶縁領域の行も形成されるようなものである
。
２成分系組成物の層はガリウム砒素よりつくるのが有利
である。活性層および注入層は、２成分系組成物例えば
ガリウム砒素、または３成分系組成物例えばガ°リウム
ーアルミニウム砒素よりつくることができる。
である。活性層および注入層は、２成分系組成物例えば
ガリウム砒素、または３成分系組成物例えばガ°リウム
ーアルミニウム砒素よりつくることができる。
以下に本発明を添付の図面を参照して実施例により更に
詳しく説明する。
詳しく説明する。
第１ａ図において、半絶縁性またはｎ型のＧａＡｓの基
板１は、液相よりのエピタキシーによって、４から６μ
ｍ台の厚さｅｏを有するＰ゛型のＧａＡｓ層２（１０１
９ｃａｒ３台のドーピング）で被覆される。この層の上
にマスクがデポジットされるが、このマスクには所定の
ピッチで略々等間隔の行に沿って窓が配設され、コノた
め、体積組成が９６Ｈ２ＳＯ，−２Ｈ２０２−２Ｈ，０
の溶液でのエツチングによって窓３が得られる。層２の
残存部分４は、行に沿って配された導電領域を形成する
。
板１は、液相よりのエピタキシーによって、４から６μ
ｍ台の厚さｅｏを有するＰ゛型のＧａＡｓ層２（１０１
９ｃａｒ３台のドーピング）で被覆される。この層の上
にマスクがデポジットされるが、このマスクには所定の
ピッチで略々等間隔の行に沿って窓が配設され、コノた
め、体積組成が９６Ｈ２ＳＯ，−２Ｈ２０２−２Ｈ，０
の溶液でのエツチングによって窓３が得られる。層２の
残存部分４は、行に沿って配された導電領域を形成する
。
第１ｂ図では、次いで約２から４μｍ台の厚さｅｌを有
するｎ型のＧａＡｓ層５ （１０Ｉ７ｃ＋ｔｒ’台のド
ーピング）がエピタキシーによってデポジットされる。
するｎ型のＧａＡｓ層５ （１０Ｉ７ｃ＋ｔｒ’台のド
ーピング）がエピタキシーによってデポジットされる。
第１Ｃ図では、前記の層５は、２次元の格子を形成する
窓が設けられたマスキング層で被覆され、この格子は、
行に沿って第１ａ図にふけると同じピッチををするが、
この場合半ピッチ分だけ横方向にずれている。前述の種
類の溶液によって窓６がエッチされる。成る１つの相対
距離に位置し、行と列に夫々上部７と下部８を有する局
限帯域の２次元格子は層５の残存部分である。
窓が設けられたマスキング層で被覆され、この格子は、
行に沿って第１ａ図にふけると同じピッチををするが、
この場合半ピッチ分だけ横方向にずれている。前述の種
類の溶液によって窓６がエッチされる。成る１つの相対
距離に位置し、行と列に夫々上部７と下部８を有する局
限帯域の２次元格子は層５の残存部分である。
第１ｄ図では、約４から８μｍの厚さを有するＰ型のＧ
ａｏ、 ｌｌ５ＡＩ０．３ＳＡＳの活性層１０（１から
４Ｘ１０”ｃａｒ３のドーピング）がエピタキシーによ
って形成され、その上に、約４から５μｍの厚さｅ３を
有し、赤色発光（約６５００ｍ）に適したｎ型のＧａｏ
、 ３Ａ１０．７Ａｓの注入層１２が形成される。
ａｏ、 ｌｌ５ＡＩ０．３ＳＡＳの活性層１０（１から
４Ｘ１０”ｃａｒ３のドーピング）がエピタキシーによ
って形成され、その上に、約４から５μｍの厚さｅ３を
有し、赤色発光（約６５００ｍ）に適したｎ型のＧａｏ
、 ３Ａ１０．７Ａｓの注入層１２が形成される。
第１ｅ図では、ポリイミドまたは金属例えば金のマスク
を介してプロトン打込が行われ、このため行と列に配設
された帯域１４が半絶縁性にされる。
を介してプロトン打込が行われ、このため行と列に配設
された帯域１４が半絶縁性にされる。
これ等の帯域１４は、マトリックスの各ダイオード間の
セパレーションを形成する。前記の帯域は、注入層１２
の表面から前記の局限帯域の上部７のレベル迄延在して
いる。
セパレーションを形成する。前記の帯域は、注入層１２
の表面から前記の局限帯域の上部７のレベル迄延在して
いる。
ダイオードの行方向の接続は高濃度にドープされた半導
体領域４によって得られ、列方向の接続は金属化によっ
て行われる。各ダイオードのレベルにおける接触部の活
性部分は、縦方向には領域１９′によりまた横方向には
領域２０（第２図参照）によって形成され、これ等の符
号は局限帯域９をおおう金属化領域を示す。この領域１
９′と２０は、行と列とに平行して、局限帯域９の縁９
′の真直ぐ上方迄延在している。
体領域４によって得られ、列方向の接続は金属化によっ
て行われる。各ダイオードのレベルにおける接触部の活
性部分は、縦方向には領域１９′によりまた横方向には
領域２０（第２図参照）によって形成され、これ等の符
号は局限帯域９をおおう金属化領域を示す。この領域１
９′と２０は、行と列とに平行して、局限帯域９の縁９
′の真直ぐ上方迄延在している。
第２図は本発明の好ましい一実施例を示したものである
が、この図において半絶縁帯域１４の輪郭は点線で示さ
れている。各ピッチで、縦方向の帯は、行に配された半
絶縁帯域１４上に位置し活性領域１９′によって側方に
両側に延長された活性領域の横断帯１９を有するので、
前記のダイオードの列方向の連結が得られる。
が、この図において半絶縁帯域１４の輪郭は点線で示さ
れている。各ピッチで、縦方向の帯は、行に配された半
絶縁帯域１４上に位置し活性領域１９′によって側方に
両側に延長された活性領域の横断帯１９を有するので、
前記のダイオードの列方向の連結が得られる。
このようにして得られる構造はこの場合法のようにして
作用面に形成される。
作用面に形成される。
前述したように、高濃度にドープされた導電領域４はマ
トリックスの下面側でダイオードの活性帯域１０．１１
を行方向に互いに連結し、一方金属化された活性領域１
９．２０はマ） ＩＪソックス上面即ち発光面側でその
注入帯域を列方向に互に接続し、各ダイオードに対する
接触は、窓６の真直ぐ上方の同寸法の窓２１を取囲む活
性領域１９′と２０内に形成される（Ｌｌは列と平行で
し２は行と平行である）。
トリックスの下面側でダイオードの活性帯域１０．１１
を行方向に互いに連結し、一方金属化された活性領域１
９．２０はマ） ＩＪソックス上面即ち発光面側でその
注入帯域を列方向に互に接続し、各ダイオードに対する
接触は、窓６の真直ぐ上方の同寸法の窓２１を取囲む活
性領域１９′と２０内に形成される（Ｌｌは列と平行で
し２は行と平行である）。
したがって、活性領域１９．２０は、局限帯域９で形成
された各ダイオードの活性発光帯域の外側にある。列の
方向には半絶縁帯域１４が、ダイオードを 、列方向
に接続する金属化領域を互に絶縁させる。
された各ダイオードの活性発光帯域の外側にある。列の
方向には半絶縁帯域１４が、ダイオードを 、列方向
に接続する金属化領域を互に絶縁させる。
マ） ＩＪソックス寸法特性に関しては、層２の厚さｅ
。は（すべての条件はその他では同一として）許容直列
抵抗によって決まる。局限帯域の下部８の幅１１はでき
るだけ小さくするのが好ましい。
。は（すべての条件はその他では同一として）許容直列
抵抗によって決まる。局限帯域の下部８の幅１１はでき
るだけ小さくするのが好ましい。
というのは、一方においては、前記の部分は隣接領域４
（゛逆接続ダイオード）間の電気絶縁機能のみを果すも
のであり、また他方においては、必ずしも２〜３ミクロ
ンよりも大きな厚さをもつ必要のない局限帯域の上部７
が、エピタキシャルの間、窓３で形成された段の不完全
な補填でしか得られず、あまり強調されるのは好ましく
ない層５の表面のレベルの不揃となって現れるからであ
る。このレベルの不揃は、後でデポジットされた層が次
いで半絶縁性にされる区域に起きるので、動作には悪影
響を与えないことに留意され度い。
（゛逆接続ダイオード）間の電気絶縁機能のみを果すも
のであり、また他方においては、必ずしも２〜３ミクロ
ンよりも大きな厚さをもつ必要のない局限帯域の上部７
が、エピタキシャルの間、窓３で形成された段の不完全
な補填でしか得られず、あまり強調されるのは好ましく
ない層５の表面のレベルの不揃となって現れるからであ
る。このレベルの不揃は、後でデポジットされた層が次
いで半絶縁性にされる区域に起きるので、動作には悪影
響を与えないことに留意され度い。
層１０の厚さｅ２と層１２の厚さｅ、ならびにそのドー
ピングは、通常のように選ばれる。行方向に位置する半
絶縁帯域１４の幅ｊＩ！２は、ダイオード間の十分な電
気絶縁が保証されるように選ばれ、−刃列方向のその幅
Ｉ！３は、金属化領域間の十分な電気絶縁が得られるよ
うに選ばれる。更に、金属化された活性領域１９′と２
０の夫々の幅１４とβ５は良好な接触を得るのに十分で
なけ ればならない。
ピングは、通常のように選ばれる。行方向に位置する半
絶縁帯域１４の幅ｊＩ！２は、ダイオード間の十分な電
気絶縁が保証されるように選ばれ、−刃列方向のその幅
Ｉ！３は、金属化領域間の十分な電気絶縁が得られるよ
うに選ばれる。更に、金属化された活性領域１９′と２
０の夫々の幅１４とβ５は良好な接触を得るのに十分で
なけ ればならない。
この基準は、ダイオード間の距離をそれ程増すことなし
に容易に満足されることができる、というのは、接触は
全周に沿って形成されるからで゛ある。
に容易に満足されることができる、というのは、接触は
全周に沿って形成されるからで゛ある。
接点に関しては、これ等接点は活性領域１９．２０の終
端の列端部に位置する層２３の上表面に形成される。導
電領域４に関しては、接点は、マトリックスの表面の１
つにそれ自体は公知の方法で設けられた窓を経て各行の
終端に形成されるのが有利である。
端の列端部に位置する層２３の上表面に形成される。導
電領域４に関しては、接点は、マトリックスの表面の１
つにそれ自体は公知の方法で設けられた窓を経て各行の
終端に形成されるのが有利である。
例として、行のピッチが１９０μｍで列のピッチが１５
０μｍの５０ Ｘ １００μ印のダイオード格子に対し
ては、Ｌ＋＝５０μｍおよびし２ ＝ １００ μｍで
、１１＝３０μｍ ５１２＝ Ｌ ＝３０μｍ Ｎ ｌ
＜ ＝３５μｍおよびＺ、＝ａＯμｍに選ぶことができ
、隣接列の金属化領域を分離する距離ｄはこの場合ｊ２
３ ＝３０μｍに等しい。
０μｍの５０ Ｘ １００μ印のダイオード格子に対し
ては、Ｌ＋＝５０μｍおよびし２ ＝ １００ μｍで
、１１＝３０μｍ ５１２＝ Ｌ ＝３０μｍ Ｎ ｌ
＜ ＝３５μｍおよびＺ、＝ａＯμｍに選ぶことができ
、隣接列の金属化領域を分離する距離ｄはこの場合ｊ２
３ ＝３０μｍに等しい。
第３図の変形では、各金属化領域は、列に配された半絶
縁帯域１４上に位置する唯１つの縦方向帯２０を有する
。この帯は各ピッチにおいて横断帯２２で延長されてい
るので、対応した窓の真直ぐ上方に位置する同寸法の窓
２１の３方で各ダイオードを取囲む。この実施例では、
行に配された半絶縁帯域１４は図示されていないことに
留意され度い。これは前の図面の場合に行うこともでき
る。実際のところ、行に配された半絶縁帯域１４の唯一
の機能は、隣接ダイオード間に最適の絶縁を与えること
である。実際上この絶縁は次の２つの理由によって必ず
しも絶対的に必要なものではない。その１つは、所定の
局限帯域の上部７は、行接触を形成する導電領域４と、
基板の面に対して直角に関係ダイオードの列接触を形成
する金属化領域１９．２０との間の行に電流を向け、ま
たもう１つは、行接触を形成する導電領域４と隣接の金
属化領域間の漏洩路は、通常の導電が行われる層１０の
厚さｅ２と層１３の厚さｅ３よりもマ） ＩＪフックス
ピッチの方が著しく大きいためにかなり長い。したがっ
て、行方向に配された半絶縁帯域１４の放出は、最悪の
場合、正常に発光するダイオードに隣接する２つのダイ
オードからの弱い寄生発光を生じることがあるだけであ
る。
縁帯域１４上に位置する唯１つの縦方向帯２０を有する
。この帯は各ピッチにおいて横断帯２２で延長されてい
るので、対応した窓の真直ぐ上方に位置する同寸法の窓
２１の３方で各ダイオードを取囲む。この実施例では、
行に配された半絶縁帯域１４は図示されていないことに
留意され度い。これは前の図面の場合に行うこともでき
る。実際のところ、行に配された半絶縁帯域１４の唯一
の機能は、隣接ダイオード間に最適の絶縁を与えること
である。実際上この絶縁は次の２つの理由によって必ず
しも絶対的に必要なものではない。その１つは、所定の
局限帯域の上部７は、行接触を形成する導電領域４と、
基板の面に対して直角に関係ダイオードの列接触を形成
する金属化領域１９．２０との間の行に電流を向け、ま
たもう１つは、行接触を形成する導電領域４と隣接の金
属化領域間の漏洩路は、通常の導電が行われる層１０の
厚さｅ２と層１３の厚さｅ３よりもマ） ＩＪフックス
ピッチの方が著しく大きいためにかなり長い。したがっ
て、行方向に配された半絶縁帯域１４の放出は、最悪の
場合、正常に発光するダイオードに隣接する２つのダイ
オードからの弱い寄生発光を生じることがあるだけであ
る。
本発明は以上説明した実施例に限定されるものではない
。したがって、２成分系組成物例えばＧａＡｓの活性層
および／または注入層を形成することもできる。
。したがって、２成分系組成物例えばＧａＡｓの活性層
および／または注入層を形成することもできる。
第１ａ図より第１ｅ図は本発明の製造方法の各工程を示
す断面図 第２図は第１ｅ図の平面図 第３図は第２図の変形実施例を示す。 １・・・基板 ３、６．２１．２１ ’・・・窓 ４・・・導電層 ５・・・ｎ型層７・・・上部
８・・・下部９・・・局限帯域 １
０．１１・・・Ｐ型活性層１２・・・ｎ型注入層 １４・・・半絶縁帯域
す断面図 第２図は第１ｅ図の平面図 第３図は第２図の変形実施例を示す。 １・・・基板 ３、６．２１．２１ ’・・・窓 ４・・・導電層 ５・・・ｎ型層７・・・上部
８・・・下部９・・・局限帯域 １
０．１１・・・Ｐ型活性層１２・・・ｎ型注入層 １４・・・半絶縁帯域
Claims (1)
- 【特許請求の範囲】 １、少なくとも１つの第１導電型のIII−Ｖ族半導体材
料の活性層および第２導電型のIII−Ｖ族半導体材料の
外面の注入層と、少なくとも１つの列に配され、前記の
活性層および注入層の厚さに亘って延在し、このため少
なくとも部分的に前記の層内で個々のダイオードを互い
に分離し、少なくとも導電接触部の一部を有する半絶縁
帯域とを有する発光ダイオードのマトリックスにおいて
、各半絶縁帯域は注入層の表面から２成分系III−Ｖ族
半導体材料の第２導電型の局限帯域迄延在し、この局限
帯域は夫々断面で上部と下部を有し、前記の上部は、活
性層の延長部によりみたされるセルの２次元格子を形成
し、前記の下部は、該下部が前記の延長部のレベルでダ
イオードを行方向に相互に接続するように、行に平行に
配された第１導電型の高濃度ドーピングのレベルで半導
電接触領域によって分けられ、また、前記の注入層の上
には、各ダイオードに対し、内部的に局限帯域の上部の
上方に延在し且つ列方向に相互に接続された接触領域を
有する金属化領域を有し、相互接続列は、列に配された
前記の半絶縁帯域によって互に絶縁されたことを特徴と
する発光ダイオードのマトリックス。 ２、活性層は３成分系III−Ｖ族半導体材料である特許
請求の範囲１記載のマトリックス。 ３、注入層は３成分系III−Ｖ族半導体材料である特許
請求の範囲第１項または第２項記載のマトリックス。 ４、２成分系III−Ｖ族半導体材料の基板を有する特許
請求の範囲第１項より第３項の何れか１項記載のマトリ
ックス。 ５、２成分系半導体材料はガリウム砒素で、３成分系半
導体材料はガリウム−アルミニウム砒素である特許請求
の範囲第１項から第４項の何れか１項記載のマトリック
ス。 ６、半絶縁帯域は、該帯域が隣接ダイオード間を絶縁す
るために行方向にも延在する特許請求の範囲第１項から
第５項の何れか１項記載のマトリックス。 ７、III−Ｖ族半導体材料の注入層と活性層がヘテロエ
ピタキシーによって基板上に形成され、各ダイオードは
、少なくとも半絶縁帯域の列を前記の注入層と活性層の
厚さに亘って形成するために形成された打込領域により
少なくとも部分的に分離されるようにした発光ダイオー
ドのマトリックスの製造方法において、（イ）基板上に
、第１導電型（Ｐ）の高濃度にドープされた第１の２成
分系III−Ｖ族半導体層をエピタキシャルにデポジット
し、 （ロ）前記の第１の半導体層内に、所定のピッチの行に
平行に配された第１グループの窓の行をエッチし、この
第１の半導体層の残存部分で、ダイオードを行方向に相
互に接続する半導電接触部を形成し、 （ハ）第２導電型（ｎ）の２成分系の第２のIII−Ｖ族
半導体層をエピタキシャルにデポジットし、 （ニ）局限層を得るために、前記の第２の半導体層内に
、前記の第１グループの行に沿って該行に対し半ピッチ
だけずれた２次元格子を形成する第２グループの窓を、
前記の半導電接触領域を部分的におおう局限層の上部に
形成し、 （ホ）前記の第１導電型の活性層と第２導電型の注入層
を続けてエピタキシャルにデポジットし、 （ヘ）打込を行い、 （ト）注入層上に金属化領域を形成し、この領域は、各
ダイオードに対し、一方において前記の局限層の上部の
上方の行に内部的に平行に延在し列方向に相互に接続さ
れた接触領域を形成し、かくして形成された相互接続さ
れた列を、列に配された半絶縁帯域によって互に絶縁す
る工程を有することを特徴とする発光ダイオードのマト
リックスの製造方法。 ８、打込工程は、最適の絶縁が隣接ダイオード間に得ら
れるように半絶縁領域の行も形成されるようなものであ
る特許請求の範囲第７項記載の製造方法。 ９、基板は、真性または第２導電型（ｎ）である２成分
系III−Ｖ族組成物である特許請求の範囲第７項または
第８項記載の製造方法。 １０、活性層および注入層は、ガリウム砒素またはガリ
ウム−アルミニウム砒素より選ばれた組成を有する特許
請求の範囲第７項から第９項の何れか１項記載の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8417894A FR2573897B1 (fr) | 1984-11-23 | 1984-11-23 | Matrice de diodes electroluminescentes et son procede de fabrication |
| FR8417894 | 1984-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61128581A true JPS61128581A (ja) | 1986-06-16 |
| JPH0732267B2 JPH0732267B2 (ja) | 1995-04-10 |
Family
ID=9309892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25881185A Expired - Lifetime JPH0732267B2 (ja) | 1984-11-23 | 1985-11-20 | 発光ダイオードのマトリツクスおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4757357A (ja) |
| EP (1) | EP0182430B1 (ja) |
| JP (1) | JPH0732267B2 (ja) |
| DE (1) | DE3568109D1 (ja) |
| FR (1) | FR2573897B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073077A1 (ja) * | 2005-01-05 | 2006-07-13 | Dowa Electronics Materials Co., Ltd. | 赤外発光ダイオード及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1279394C (en) * | 1985-07-26 | 1991-01-22 | Naoki Chinone | Multiple quantum well type semiconductor laser |
| JPH02127053A (ja) * | 1988-11-07 | 1990-05-15 | Mitsubishi Electric Corp | Ｌｅｄアレイ |
| US5094970A (en) * | 1988-11-07 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of making a light emitting diode array |
| US5449926A (en) * | 1994-05-09 | 1995-09-12 | Motorola, Inc. | High density LED arrays with semiconductor interconnects |
| SE509809C2 (sv) * | 1995-11-03 | 1999-03-08 | Mitel Semiconductor Ab | Lysdiod med uppdelat ljusemitterande område |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53117174U (ja) * | 1977-02-15 | 1978-09-18 | ||
| JPS5572088A (en) * | 1978-11-20 | 1980-05-30 | Gen Electric Co Ltd | Method of manufacturing monolithic array of semiconductor light emission diode |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2079612A5 (ja) * | 1970-02-06 | 1971-11-12 | Radiotechnique Compelec | |
| DE2235865A1 (de) * | 1972-07-21 | 1974-01-31 | Licentia Gmbh | Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen |
| US3996492A (en) * | 1975-05-28 | 1976-12-07 | International Business Machines Corporation | Two-dimensional integrated injection laser array |
| US4198251A (en) * | 1975-09-18 | 1980-04-15 | U.S. Philips Corporation | Method of making polychromatic monolithic electroluminescent assembly utilizing epitaxial deposition of graded layers |
| GB1532286A (en) * | 1976-10-07 | 1978-11-15 | Elliott Bros | Manufacture of electro-luminescent display devices |
| FR2413792A1 (fr) * | 1977-12-30 | 1979-07-27 | Radiotechnique Compelec | Procede de realisation d'une matrice d'elements electroluminescents |
| GB2035689B (en) * | 1978-11-20 | 1983-04-13 | Gen Electric | Monolithic led array |
| US4309670A (en) * | 1979-09-13 | 1982-01-05 | Xerox Corporation | Transverse light emitting electroluminescent devices |
| FR2491714A1 (fr) * | 1980-10-06 | 1982-04-09 | Radiotechnique Compelec | Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication |
-
1984
- 1984-11-23 FR FR8417894A patent/FR2573897B1/fr not_active Expired
-
1985
- 1985-11-11 EP EP85201836A patent/EP0182430B1/fr not_active Expired
- 1985-11-11 DE DE8585201836T patent/DE3568109D1/de not_active Expired
- 1985-11-15 US US06/798,659 patent/US4757357A/en not_active Expired - Fee Related
- 1985-11-20 JP JP25881185A patent/JPH0732267B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53117174U (ja) * | 1977-02-15 | 1978-09-18 | ||
| JPS5572088A (en) * | 1978-11-20 | 1980-05-30 | Gen Electric Co Ltd | Method of manufacturing monolithic array of semiconductor light emission diode |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073077A1 (ja) * | 2005-01-05 | 2006-07-13 | Dowa Electronics Materials Co., Ltd. | 赤外発光ダイオード及びその製造方法 |
| US8017960B2 (en) | 2005-01-05 | 2011-09-13 | Dowa Electronics Materials Co., Ltd. | Infrared emitting diode and method of its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2573897A1 (fr) | 1986-05-30 |
| DE3568109D1 (en) | 1989-03-09 |
| FR2573897B1 (fr) | 1987-03-20 |
| EP0182430B1 (fr) | 1989-02-01 |
| US4757357A (en) | 1988-07-12 |
| JPH0732267B2 (ja) | 1995-04-10 |
| EP0182430A1 (fr) | 1986-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100376064C (zh) | 多光束型半导体激光器、半导体发光器件以及半导体装置 | |
| US5047364A (en) | Method for making a multi-point emission type semiconductor laser device | |
| JPH07307488A (ja) | 半導体相互接続を有する高密度ｌｅｄアレイ | |
| JPH0831617B2 (ja) | 太陽電池及びその製造方法 | |
| EP0183474A2 (en) | Semiconductor device | |
| US5359209A (en) | Efficient light emitting diodes with modified window layers | |
| US5373185A (en) | Multilayer vertical transistor having an overlay electrode connected to the top layer of the transistor and to the transistor substrate | |
| KR900007101A (ko) | 헤테로접합 바이폴라 트랜지스터 | |
| JPH0846279A (ja) | アレイ型半導体レーザ装置 | |
| US4988639A (en) | Method of manufacturing semiconductor devices using trench isolation method that forms highly flat buried insulation film | |
| KR890011026A (ko) | 반도체 소자 제조방법 | |
| JPS61128581A (ja) | 発光ダイオードのマトリツクスおよびその製造方法 | |
| JPH0614536B2 (ja) | バイポ−ラ集積回路 | |
| JP3917058B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US6313483B1 (en) | Light-emitting semiconductor device with reduced nonradiative recombination | |
| US5793067A (en) | Hybrid transistor structure with widened leads for reduced thermal resistance | |
| JP4221818B2 (ja) | 光半導体素子の製造方法 | |
| US5003358A (en) | Semiconductor light emitting device disposed in an insulating substrate | |
| JPS5878469A (ja) | 垂直チヤンネル電界効果トランジスタ | |
| JP2772000B2 (ja) | 電極分離型半導体レーザ装置 | |
| JPH1041583A (ja) | 半導体発光装置 | |
| JPH02256287A (ja) | 半導体発光装置およびその使用方法 | |
| JPH0646668B2 (ja) | 半導体レ−ザアレイ素子 | |
| JP2566955B2 (ja) | 半導体レ−ザおよびその製造方法 | |
| JP2598044B2 (ja) | 半導体の半絶縁化方法 |