FR2491714A1 - Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication - Google Patents

Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication Download PDF

Info

Publication number
FR2491714A1
FR2491714A1 FR8021346A FR8021346A FR2491714A1 FR 2491714 A1 FR2491714 A1 FR 2491714A1 FR 8021346 A FR8021346 A FR 8021346A FR 8021346 A FR8021346 A FR 8021346A FR 2491714 A1 FR2491714 A1 FR 2491714A1
Authority
FR
France
Prior art keywords
layer
layers
substrate
insulating
electroluminescent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8021346A
Other languages
English (en)
Other versions
FR2491714B1 (fr
Inventor
Jacques Lebailly
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Radiotechnique Compelec RTC SA
Original Assignee
Radiotechnique Compelec RTC SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Radiotechnique Compelec RTC SA filed Critical Radiotechnique Compelec RTC SA
Priority to FR8021346A priority Critical patent/FR2491714A1/fr
Priority to DE19813138804 priority patent/DE3138804A1/de
Priority to GB8129790A priority patent/GB2085227B/en
Priority to JP15826581A priority patent/JPS5791576A/ja
Publication of FR2491714A1 publication Critical patent/FR2491714A1/fr
Application granted granted Critical
Publication of FR2491714B1 publication Critical patent/FR2491714B1/fr
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

DISPOSITIF SEMI-CONDUCTEUR COMPORTANT UNE PLURALITE DE DIODES ELECTROLUMINESCENTES LOCALISEES J, J DISPOSEES EN LIGNES ET EN COLONNES ET CREEES DANS UN PLAN DE JONCTION P-N A PROPRIETES ELECTROLUMINESCENTES J. DISPOSITIF CARACTERISE EN CE QUE LES DIODES ELECTROLUMINESCENTES J, J SONT CIRCONSCRITES DANS LE PLAN DE JONCTION J PAR DES REGIONS SEMI-ISOLANTES 5 ET EN CE QUE LES CONNEXIONS DE COMMANDE 6, 7 SONT SITUEES ESSENTIELLEMENT AU-DESSUS DESDITES REGIONS SEMI-ISOLANTES 5. APPLICATION A LA CREATION DE RESEAUX D'INTERCONNEXIONS PAR MATRICES A GRANDE DENSITE DE DIODES.

Description

"DISPOSITIF SEMICONDUCTEUR A DIODES ELECTROLUMINESCE:;TES
LOCALISEES ET SON PROCEDE DE FABRICATION"
La présente invention concerne un dispositif semicon-
ducteur comportant, sur un substrat approprié d'un premier
type de conduction, une pluralité de diodes électrolumines-
centes disposées en lignes et en colonnes et obtenues à partir d'un ensemble d'au moins une première couche plane d'un second type de conduction opposé au premier recouverte d'une seconde couche également plane mais du même premier type de conduction que le substrat, ladite première couche formant avec la seconde couche un premier plan de jonction P-N à propriétés électroluminescentes et avec le substrat
un second plan de jonction P-N à propriétés isolantes, les-
dites diodes étant reliées à des connexions de commande situées à la surface dudit dispositif par des électrodes
en contact avec chacune desdites couches.
La présente invention concerne également le procédé de
fabrication de ce dispositif.
Les éléments électroluminescents sont souvent utilisés
par groupes formant des matrices de points dans une dispo-
sition établie le plus souvent en coordonnées XY. Ces élé-
ments sont généralement des diodes à homojonction P-N ou hétérojonction PN mais, quel que soit le type employé, lesdits éléments seront désignés ci-après sous le terme
qgénéral de diodes.
Il s'avère particulièrement intéressant de réaliser ces matrices électroluminescentes sous une forme monolithique de dimensions minimales mais leur mise en oeuvre présente
alors un certain nombre de difficultés.
En effet, dans un grand nombre d'applications, les diodes électroluminescentes formant une matrice doiv-ent être disposées en quantité importante sur une surface -2- réduite et i'é.ission de rayonnerent de c:aac:ne d'entre
elles doit, er. outre, être localisée dans une zone sensi-
blement ponctuelle adaptée aux dimensions des récepteurs situés en recard. Par ailleurs, pour améliorer la vitesse de réponse desdites diodes, il est connu de réduire la
capacité des jonctions par une réduction de leur surface.
Ces diverses exigences conduisent donc à élaborer des
matrices dont les éléments actifs (diodes électrolumines-
centes) et passifs (connexions des ligne et/ou des co-
lonne) sont très proches les uns des autres. Dans ces conditions, un isolement correct entre lesdits éléments est souvent difficile à réaliser et ne peut être obtenu que grâce, d'une part, à une délimitation parfaite de la configuration de chacun d'entre eux et, d'autre part,
à une bonne homogénéité des couches isolantes les séparant.
Or, la localisation des diodes dans une plaque d'un matériau semiconducteur donné est généralement obtenue par une opération de diffusion précédée de la photogravure
d'une couche isolante recouvrant ledit matériau.
Cette opération de photogravure qui fait appel à des procédés chimiques provoque souvent une attaque latérale de la couche isolante à traiter et parfois des attaques transversales parasites de cette mmère couche si le masque de photogravure n'est pas parfaitement homogêne. Ces défauts peuvent alors conduire à des courts-circuits entre éléments actifs ou passifs lors du dépôt des couches métalliques de
prise de contact.
De plus la localisation des diodes occupe une grande surface de la plaque puisque, la diffusion étant isotrope, la largeur des murs d'isolement séparant lesdites diodes
est voisine du double de la profondeur de diffusion.
Les solutions connues jusqu'à présent pour remédier à
ces défauts et pour obtenir une bonne localisation ont tou-
jours conduit a àCultzlier le nombre des opérations de
décapage et de dép5t de ccuches d'oxyde ou de couches métal-
lices. Ces reraticr- restent toutes complexes donc déli-
-3- cates et sont d'un coût élevé: c'est pourquoi/ on peut
noter que l'utilisation des matrices n'a guère progressé.
Le but de la nouvelle invention est de proposer une matrice de diodes électroluminescentes compacte qui soit de réalisation simple et rapide. En effet, la présente invention concerne un dispositif semiconducteur comportant, sur un substrat approprié d'un
premier type de conduction, une pluralité de diodes élec-
troluminescentes localisées disposées en lignes et en co-
lonnes et obtenues à partir d'un ensemble d'au moins une
première couche plane d'un second type de conduction op-
posé au premier recouverte d'une seconde couche également
plane mais du même premier type de conduction que le sub-
strat, ladite première couche formant avec la seconde cou-
che un premier plan de jonction P-N à: propriétés électro-
luminescentes et avec le substrat un second plan de jonc-
tion P-N à propriétés isolantes, lesdites diodes étant reliées à des connexions de commande situées à la surface
dudit dispositif par des électrodes en contact avec cha-
cune desdites couches, dispositif notamment remarquable en ce que. les diodes électroluminescentes sort circonscrites par des régions semiisolantes d'épaisseur au moins égale à la
somme des épaisseurs desdites couches et en ce que les con-
nexions de commande en surface sont situées essentiellement
au-dessus desdites régions semi-isolantes.
Un matériau semi-isolant est traité pour présenter une résistivité très élevée supérieure à celle du matériau non traité des régions voisines pour atteindre des valeurs d'au
moins 104 et, de préférence, 106 à 108n-cm.
Dans ces conditions, du point de vue optique, les dio-
des électroluminescentes sont bien localisées et, du point de vue électrique, peuvent être isolées latéralement les
unes des autres d'une manière simple.
Les régions semi-isolantes sont, par ailleurs, suffi-
samment résistives pour que les connexions de surfaces
puissent y être déposées directement sans crainte de courts-
circuits avec les parties actives des couches sous-jacentes.
249 1714
-4-
Le second plan de jonction P-N situé sous les diodes élec-
troluminescentes a pour avantage de permettre l'isolement
électrique de celles-ci transversalement.
Ainsi, le dispositif selon l'invention forme une matrice de diodes électroluminescentes à émission sensiblement ponc- tuelle isolées totalement les unes des autres et pouvant
être excitées unitairement.
La plus grande partie des connexions nécessaires à leur commande porte sur les régions semi-isolantes et se trouve
suffisamment isolée des éléments voisins: seules les ré-
gions desdites connexions qui se trouvent superposées avec d'autres connexions doivent être séparées de ces dernières
par une nouvelle couche isolante.
Cette simplification des problèmes d'isolement améliore notablement la mise en oeuvre du procédé de réalisation du
dispositif selon l'invention, mise en oeuvre qui, par ail-
leurs, ne fait appel qu'à des moyens classiques d'épitaxie,
de diffusion, d'implantation, de dépôt et de photogravure.
Avantageusement, la première et la seconde couches à partir desquelles est formé le premier plan de jonction P-N à propriétés électroluminescentes sont constituées du même matériau ou d'un matériau de même maille cristalline, ce qui élimine les contraintes et les dislocations dues à
une hétérogénéité de matériau.
Si le substrat est en GaAs. il est préférable de réali-
ser lesdites couches soit à partir de ce même composé soit
à partir de Ga1 xAlxAs de même maille cristalline.
Si le substrat est en GaP, il est préférable d'utiliser l'homo-épitaxie GaP/GaP. Si l'on désire utiliser du Ga As P de maille-cristalline différente de celle du 1-x XI GaP, il est, en effet, nécessaire de prévoir une couche
tampon à variation progressive de composition entre le sub-
strat et la première couche déposée sur le substrat.
La présente invention concerne également le procédé de réalisation dudit dispositif, procédé selon lequel, après avoir déposé successivement par épitaxie sur un substrat donné d'un premier type de conduction au moins une première -5-
couche plane d'un second type de conduction opposé au pre-
mier puis une seconde couche plane du premier type de con-
duction,ladite première couche formant avec la seconde une jonction P-N électroluminescente et avec le substrat une jonction d'isolementon recouvre la surface de ladite seconde couche d'une couche isolante servant ensuite de masque pour la diffusion localisée d'impuretés engendrant des électrodes de prise de contact dans lesdites couches, procédé notanment remarquable en ce que, à travers un masque approprié déposé sur la surface du dispositif, on rend semi-isolantes une suite de régions localisées traversant lesdites couches et divisant
ledit dispositif en une pluralité de diodes électrolumines-
centes disposées en lignes et en colonnes, les connexions mé-
talliques reliées aux électrodes de contact étant déposées ensuite essentiellement sur lesdites régions semi-isolantes dans une configuration similaire à celle desdites diodes électroluminescentes et isolées convenablement aux endroits
o elles se croisent.
La mise en oeuvre d'un tel procédé ne requiert pas d'o-
pérations complexes ou délicates et ne fait appel qu'à des appareillages utilisés couramment dans la fabrication des
dispositifs semiconducteurs. Dans ces conditions, il de-
vient aisé de réaliser des matrices de diodes électrolumi-
nescentes de grande densité et d'un prix de revient rela-
tivement faible. Il est possible d'envisager, en effet, d'obtenir des réseaux d'interconnexions par matrices de
000 points (100 x 100).
Avantageusement, les régions qui limitent l'étendue
desdites diodes électroluminescentes sont rendues semi-
isolantes par une implantation d'ions et notamment de pro-
tons à travers les ouvertures pratiquées dans un masque de polyimide.
On sait, en effet, qu'une implantation d'ions, de na-
ture, d'énergie et de doses convenables, permet de trans-
former une région de matériau semiconducteur en une région
semi-isolante par création de défauts du réseau qui rédui-
sent fortement la concentration de porteurs libres dans -6-
le matériau.
La description qui va suivre en regard des dessins
annexés, fera bien comprendre comment l'invention peut
être réalisée.
La figure i représente une vue schématique en perspec-
tive du dispositif selon l'invention.
La figure 2 est une coupe suivant la ligne II-II de ce
même dispositif.
Il est à noter que, sur les figures, les proportions géométriques n'ont pas été respectées, certaines dimensions ayant été exagérées, notamment en épaisseur, pour rendre
les dessins plus clairs.
Conformément aux figures l et 2, le dispositif selon
l'invention comporte un substrat l sur lequel ont été dé-
posées successivement les couches épitaxiques 2 et 3. Le substrat i est d'un premier type de conduction donné, N par exemple, la première couche plane épitaxique 2 déposée
à la surface dudit substrat est d'un second type de conduc-
tion opposé au premier, donc P, et la seconde couche 3 est de type N.
Pour accéder à ladite couche 2 depuis la surface du dis-
positif, des îlots 4 de type P+ ont été créés, constituant ainsi des électrodes de contact. Eventuellement, des îlots de type N+ en contact avec la couche 3 peuvent également
être créés.
Les couches 2 et 3 constituent une jonction P-N à pro-
priétés électroluminescentes J1 et la couche 2 forme avec
le substrat l une jonction P-N à propriétés d'isolement J2.
Lesdites couches 2 et 3 sont divisées en une succession d'éléments indépendants par des caissons semi-isolants 5 pour former une pluralité de diodes électroluminescentes (Jet J12' j isolées latéralement par lesdits caissons 5 et transversalement par la jonction J2 divisée également
en une suite d'éléments indépendants (J21' J22.' j en re-
gard desdites diodes.
-7-
Pour garantir la localisation des diodes électrolumi-
nescentes, la profondeur des caissons 5 est au moins égale
à la somme des épaisseurs des couches 2 et 3 mais, de pré-
férence, elle lui est supérieure.
A la surface des caissons semi-isolants 5 sont disposée les réseaux de connexions 6 et 7 dans une configuration sensiblement orthogonale, lesdites connexions 6 et 7 étant
isolées les unes des autres à leur croisement par une cou-
che isolante 8, d'oxyde SiO2 par exemple.
Pour limiter l'importance d'éventuels courants de fuite en surface, l'isolement desdits réseaux de connexions 6 et
7 peut être favorablement renforcé par la présence de sous-
couches diélectriques (SiO2, Si3N4) non représentées sur
les figures.
Pour obtenir ce dispositif, on part d'un substrat l d'un composé comprenant au moins un élément de la colonne III de la classification périodique des éléments et au moins un élément de la colonne V, comme l'arséniure de gallium
(GaAs) de type N par exemple.
Ce substrat est recouvert d'une première couche 2 d'ar-
séniure de gallium Ga XAlxAs déposée-par épitaxie et dopée au zinc pour présenter le type de conduction P opposé à celui du substrat l qui est N puis d'une seconde couche 3 également d'arséniure de gallium et d'aluminium Ga yAlyAs mais du premier type de conduction N. Sur la face externe de la couche 3 on a déposé puis photogravé un film mince isolant de nitrure de silicium non représenté sur les figures dans les ouvertures duquel, on crée, par diffusion d'impuretés de zinc, les îlots 4
constituant les électrodes de contact.
Après décapage de cette couche isolante, on dépose un
masque de résine imperméable au bombardement d'ions prévu.
Ce masque est par exemple constitué d'une pellicule de poly-
imide gravée à travers un autre masque réalisé par dépôt d'une laque photosensible adéquate. Le masque en résine poly imide présente une série d'ouvertures rectangulaires et parallèles dans une direction donnée et une autre série -8- d'ouvertures également rectangulaires et parallèles mais
dans une direction sensiblement perpendiculaire à la précé-
dente de manière à délimiter une pluralité de zones carrées
ou rectangulaires opaques au bombardement ionique; les ou-
vertures dans le masque correspondent à la surface des
régions profondes semi-isolantes que l'on désire obtenir.
Le masque de résine peut éventuellement être remplacé
par un masque métallique, notamment par un masque d'or.
Le substrat l et les couches 2 et 3 qui le recouvrent sont alors soumis à un bombardement de protons, par exemple,
dirigé perpendiculairement à la surface desdites couches.
Les défauts du réseau cristallin créés par les protons pro-
voquent une très forte augmentation de la résistivité des régions atteintes 5, celles-ci présentant dès lors les
caractéristiques d'un matériau isolant.
Après élimination du masque en polyimide, une première couche métallique déposée à la surface de la couche 3 puis
photogravée permet de réaliser le premier réseau de conne-
xions 6. Après avoir déposé et photogravé sur ce réseau 6 une couche isolante 8, en SiO2 par exemple, on dépose une
seconde couche métallique qui, après photogravure, consti-
tue le second réseau de connexions 7, isolé du premier ré-
seau 6, au moins au niveau des croisements par ladite cou-
che 8.
Conformément à l'invention, le masque de photogravure permettant d'obtenir les réseaux de connexions 6 et 7 est réalisé de telle manière que lesdites connexions soient déposées essentiellement à la surface des régions semis
isolantes 5. -

Claims (10)

- REVENDICATIONS -
1.- Dispositif semiconducteur comportant, sur un sub-
strat approprié (1) d'un premier type de conduction, une pluralité de diodes électroluminescentes localisées (Jil' J12...) disposées en lignes et en colonnes et obtenues à partir d'un ensemble d'au moins une première couche plane
(2) d'un second type de conduction opposé au premier re-
couverte d'une seconde couche (3) également plane mais du même premier type de conduction que le substrat (1), ladite première couche (2) formant avec la seconde couche (3) un
premier plan de jonction P-N à propriétés électrolumines-
centes (J1) et avec le substrat (1) un second plan de jonc-
tion P-N à propriétés isolantes (J2), lesdites diodes (Jil' J12,...) étant reliées à des connexions de commande (6,7) situées à la surface dudit dispositif par des électrodes
(4) en contact avec chacune desdites douches (2,3), disposi-
tif caractérisé en ce que les diodes électroluminescentes
sont circonscrites par des régions semi-isolantes (5) d'é-
paisseur au moins égale à la somme des épaisseurs desdites couches (2,3) et en ce que les connexions de commande (6,
7) en surface sont situées essentiellement au-dessus des-
dites régions semi-isolantes (5).
2.- Dispositif selon la revendication 1, caractérisé en ce que la première et la seconde couches (2,3) à partir
desquelles est formé le premier plan de jonction P-N à pro-
priétés électroluminescentes (J 1) sont constituées du même matériau.
3.Dispositif selon la revendication 1, caractérisé en ce que la première et la seconde couches (2,3) à partir
desquelles est formé le premier plan de jonction P-N à pro-
priétés électroluminescentes (J1) sont constituées de ma-
tériaux de même maille cristalline.
4.- Dispositif selon la revendication 1, caractérisé en ce que la première et la seconde couches (2,3) à partir
desquelles est formé le premier plan de jonction P-N à pro-
priétés électroluminescentes (J1) sont constituées de -10- matériaux de mailles cristallines différentes et en ce que, entre le substrat et ladite première couche plane a été
déposée une couche adaptatrice de mailles.
5.- Dispositif selon les revendications 1 à 3, carac-
térisé en ce que le substrat (1) est en arséniure de gal- lium et en ce que les couches (2,3) qui le recouvrent sont choisies dans la série arséniure de gallium et arséniure
de gallium et d'aluminium.
6.- Dispositif selon les revendications 1 et 2, carac-
térisé en ce que le substrat (1) et les couches (2,3) qui
le recouvrent sont en phosphure de gallium GaP.
7.- Dispositif selon les revendications 1 et 4, carac-
térisé en ce que le substrat (1)-.est en phosphure de gal-
liumGaP et en ce que les couches (2,3) qui le recouvrent
sont en phosphure arséniure de gallium GaAsP.
8.- Procédé de réalisation d'un dispositif conforme à
l'une des revendications 1 à 7, selon lequel, apres avoir
déposé successivement par épitaxie sur un substrat donné (1) d'un premier type de conduction une première couche plane (2) d'un second type de conduction opposé au premier
puis une seconde couche plane (3) du premier type de con-
duction, ladite première couche (2) formant avec la se-
conde (3) une jonction P-N électroluminescente (J1) et avec le substrat (1) une jonction d'isolement (J2), on recouvre la surface de cette dernière d'une couche isolante servant ensuite de masque pour la diffusion localisée d'impuretés
engendrant des électrodes de prise de contact (4) dans les-
dites couches, caractérisé en ce que, à travers un masque approprié déposé sur la surface du dispositif, on rend
semi-isolantes une suite de régions localisées (5) traver-
sant lesdites couches (2,3) et divisant ledit dispositif en une pluralité de diodes électroluminescentes (Jll' J12.)
disposées en lignes et en colonnes, les connexions métal-
liques (6,7) reliées aux électrodes de contact (4) étant déposées ensuite essentiellement au-dessus desdites régions semi-isolantes (5) dans une configuration similaire à celle -11-
desdites diodes électroluminescentes (Jll' J12'') et iso-
lées convenablement au moins aux endroits o elles se croisent.
9.Procédé selon la revendication 8, caractérisé en ce que les régions (5) qui limitent l'étendue des diodes
électroluminescentes (J1 J12'...) sont rendues semi-
isolantes par une implantation d'ions à travers un masque approprié.
10.Procédé selon la revendication 9, caractérisé en ce que les régions (5) qui limitent l'étendue des diodes
électroluminescentes (Jll' J12'...) sont rendues semi-
isolantes par un bombardement de protons à travers les ou-
vertures pratiquées dans un masque de polyimide.
Ili Procédé selon la revendication 9, caractérisé en ce que les régions (5) qui limitent l'étendue des diodes
électroluminescentes (J1, J12'...) sont rendues semi-
isolantes par un bombardement de protons à travers les ou-
vertures pratiquées dans un masque d'or.
FR8021346A 1980-10-06 1980-10-06 Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication Granted FR2491714A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR8021346A FR2491714A1 (fr) 1980-10-06 1980-10-06 Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication
DE19813138804 DE3138804A1 (de) 1980-10-06 1981-09-30 Halbleiteranordnung mit lokalisierten elektrolumineszierenden dioden
GB8129790A GB2085227B (en) 1980-10-06 1981-10-02 Semiconductor device having localized electroluminescent diodes
JP15826581A JPS5791576A (en) 1980-10-06 1981-10-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8021346A FR2491714A1 (fr) 1980-10-06 1980-10-06 Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication

Publications (2)

Publication Number Publication Date
FR2491714A1 true FR2491714A1 (fr) 1982-04-09
FR2491714B1 FR2491714B1 (fr) 1984-04-13

Family

ID=9246580

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8021346A Granted FR2491714A1 (fr) 1980-10-06 1980-10-06 Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication

Country Status (4)

Country Link
JP (1) JPS5791576A (fr)
DE (1) DE3138804A1 (fr)
FR (1) FR2491714A1 (fr)
GB (1) GB2085227B (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736449B2 (ja) * 1984-11-02 1995-04-19 ゼロツクス コーポレーシヨン 発光ダイオード印刷アレイの製造法
FR2573897B1 (fr) * 1984-11-23 1987-03-20 Radiotechnique Compelec Matrice de diodes electroluminescentes et son procede de fabrication
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
KR940005454B1 (ko) * 1991-04-03 1994-06-18 삼성전자 주식회사 화합물반도체장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2080849A6 (fr) * 1970-02-06 1971-11-26 Radiotechnique Compelec
JPS5193688A (en) * 1975-02-14 1976-08-17 Matorikusuno seizohoho
US4032373A (en) * 1975-10-01 1977-06-28 Ncr Corporation Method of manufacturing dielectrically isolated semiconductive device
JPS54117692A (en) * 1978-03-03 1979-09-12 Nec Corp Semiconductor light emitting diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen

Also Published As

Publication number Publication date
JPS5791576A (en) 1982-06-07
GB2085227B (en) 1984-06-06
GB2085227A (en) 1982-04-21
FR2491714B1 (fr) 1984-04-13
DE3138804A1 (de) 1982-06-03

Similar Documents

Publication Publication Date Title
US4594603A (en) Semiconductor device with disordered active region
US5827751A (en) Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
EP0617839B1 (fr) Procédé de réalisation de composants semi-conducteurs, notamment sur GaAs ou InP, avec récupération du substrat par voie chimique
US4378255A (en) Method for producing integrated semiconductor light emitter
EP0887854B1 (fr) Structure à composant microélectronique en matériau semi-conducteur difficile à graver et à trous métallisés
EP0390661B1 (fr) Procédé de modulation dirigée de la composition ou du dopage de semiconducteurs, notamment pour la réalisation de composants électroniques monolithiques de type planar, utilisation et produits correspondants
DE69130732T2 (de) Herstellungsverfahren für eine Opto-elektronische Strahlungsdetektormatrix
US4472729A (en) Recrystallized three dimensional integrated circuit
EP0666602B1 (fr) Procédé de fabrication d'une cellule solaire en GaAs sur un substrat Si
FR3033939A1 (fr) Dispositif optoelectronique a diode electroluminescente
FR2619248A1 (fr) Cellule photovoltaique protegee, son procede de fabrication et ensemble comprenant de telles cellules
US9530930B2 (en) Method of fabricating semiconductor devices
JPH0268968A (ja) 化合物半導体発光素子
WO1993013563A1 (fr) Procede de fabrication d'une structure semi-conductrice susceptible d'effet laser multi-longueurs d'onde, et dispositif obtenu
US4925810A (en) Compound semiconductor device and a method of manufacturing the same
JPS6351557B2 (fr)
KR100601115B1 (ko) 베릴륨-텔루륨 버퍼 층을 구비한 ⅱ-ⅵ족 반도체 장치
FR2491714A1 (fr) Dispositif semi-conducteur a diodes electroluminescentes localisees et son procede de fabrication
EP0077706B1 (fr) Transistor à effet de champ à canal vertical
EP0617841B1 (fr) Procédé de réalisation de composants semi-conducteurs avec récupération du substrat par voie électrochimique
EP0543699A1 (fr) Circuit intégré de lasers semiconducteurs et procédé de réalisation de ce circuit
WO2000024054A1 (fr) Structure comportant une couche semiconductrice et/ou des elements electroniques sur un support isolant et son procede de fabrication
JPH04273173A (ja) 半導体装置とその製造方法
DE102021121684A1 (de) Verfahren zum Vereinzeln von Halbleiterbauelementen
JPS58223382A (ja) 半導体発光装置

Legal Events

Date Code Title Description
CA Change of address
CD Change of name or company name
ST Notification of lapse