JPS5878469A - 垂直チヤンネル電界効果トランジスタ - Google Patents
垂直チヤンネル電界効果トランジスタInfo
- Publication number
- JPS5878469A JPS5878469A JP57182027A JP18202782A JPS5878469A JP S5878469 A JPS5878469 A JP S5878469A JP 57182027 A JP57182027 A JP 57182027A JP 18202782 A JP18202782 A JP 18202782A JP S5878469 A JPS5878469 A JP S5878469A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- grid
- conductor means
- control conductor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- 229910002604 Ga-H Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、パーミアブル ベース トランジスタ(PB
T )と呼ばれることもある垂直チャンネル電界効果ト
ランジスタに関し、さらにこのトランジスタを製造する
工程に関する。
T )と呼ばれることもある垂直チャンネル電界効果ト
ランジスタに関し、さらにこのトランジスタを製造する
工程に関する。
この形式の構造を有するトランジスタはすでに作られて
いる。そのようなトランジスタのグリッドの活性部分は
平行歯から形成したくし状部分から成る。この形式のト
ランジスタは4つの層、すなわち♂形がガリウムひ素(
Ga As )基板、ソースを形成するn形層、グリッ
ドを形成するくし状タングステンフィルム及びドレイン
を形成するn形層を重ね合せることによって形成される
。ソース及びドレインを形成する領域は陽子衝撃によっ
て絶縁性にされたガリウムひ素層によって囲まれている
。ソースを形成する領域からくる電子は、絶縁領域の存
在によって強制的にグリッドを通されてドレインに達す
る。トランジスタのグリッドを形成するタングステン層
はガリウムひ素に関してショットキーを形成し、ソース
及びドレイン間の電子の通過を制御することができる。
いる。そのようなトランジスタのグリッドの活性部分は
平行歯から形成したくし状部分から成る。この形式のト
ランジスタは4つの層、すなわち♂形がガリウムひ素(
Ga As )基板、ソースを形成するn形層、グリッ
ドを形成するくし状タングステンフィルム及びドレイン
を形成するn形層を重ね合せることによって形成される
。ソース及びドレインを形成する領域は陽子衝撃によっ
て絶縁性にされたガリウムひ素層によって囲まれている
。ソースを形成する領域からくる電子は、絶縁領域の存
在によって強制的にグリッドを通されてドレインに達す
る。トランジスタのグリッドを形成するタングステン層
はガリウムひ素に関してショットキーを形成し、ソース
及びドレイン間の電子の通過を制御することができる。
キャリヤの濃度は、ショットキー接点の零極性電圧に対
する遷移領域の巾がグリッドを形成するコム(<シ状体
)の歯の間の空間の約2倍であるように、調整される。
する遷移領域の巾がグリッドを形成するコム(<シ状体
)の歯の間の空間の約2倍であるように、調整される。
金属性コーティングは異なった電極に対してオーミンク
接続を提供する。
接続を提供する。
従来の電界効果トランジスタに比較して、本発明のパー
ミアブル ベース トランジスタは次の利点を提供する
。
ミアブル ベース トランジスタは次の利点を提供する
。
すなわち、垂直構造体はトランジスタ内の現象の一層良
好な制御を可能にする。
好な制御を可能にする。
ソースからドレインに流れる電子流はブレーナ技術にお
けるグリッド中より小さい厚みのグリッドによって制御
され、その結果電子遷移時間を減少させる。
けるグリッド中より小さい厚みのグリッドによって制御
され、その結果電子遷移時間を減少させる。
グリッド上方へのエピタキシャル成長を可能にする。
理論的考際に基づいてこの形式の装置に対する最大発振
周波数はほぼ200ギガヘルツである。しかしながら、
このようなトランジスタは、多数の欠点、時にその重要
な部分を使用できないようにするようなグリッドの歯の
破損のかなりの危険性ばかりでなくその形状に起因する
グリッドの高抵抗を有する。
周波数はほぼ200ギガヘルツである。しかしながら、
このようなトランジスタは、多数の欠点、時にその重要
な部分を使用できないようにするようなグリッドの歯の
破損のかなりの危険性ばかりでなくその形状に起因する
グリッドの高抵抗を有する。
これらの欠点をな(すために、本発明は、先行技術のコ
ム状伝導性チャンネルの制御手段を、伝導性フィラメン
)を形成するように、交叉してメツシュ状構造体を形成
する2組の平行歯の配列に置き換え・ることを提案する
ものである。にの構造体はその周囲の任意の側において
トランジスタの外部表面に接続できる。
ム状伝導性チャンネルの制御手段を、伝導性フィラメン
)を形成するように、交叉してメツシュ状構造体を形成
する2組の平行歯の配列に置き換え・ることを提案する
ものである。にの構造体はその周囲の任意の側において
トランジスタの外部表面に接続できる。
この構造は、グリッドの低いオーーミ・ツク抵抗、歯破
損の危険に対して使用中の大きな信頼性、及びガリウム
ひ素の単位表面当たりの大きな有効グリッド表面という
ような利点を提供する。
損の危険に対して使用中の大きな信頼性、及びガリウム
ひ素の単位表面当たりの大きな有効グリッド表面という
ような利点を提供する。
本発明は、したがって、ドープした単一結晶性半導体基
板と一体となった、埋め込まれたグリッド及び垂直チャ
ンネルを有する形式の電界効果トランジスタにおいて、
基板上に、基板と同−形の導電性にドープされた数個の
エピタキシャル層が連続的に付着され、基板の底部及び
最終的にエピタキシャル成長した層の頂部はそれぞれオ
ーミックソース及びドレイン接点を有し、前記トランジ
スタは制御導体手段を有し、ソース及びドレイン間の伝
導は前記エピタキシャル層内に分布され、且つ制御導体
手段によって画成された一層の絶縁した並置領域に続き
、これらの並置領域がチャンネルの断面中にマトリック
ス配列を形成することを特徴とする電界効果トランジス
タに関する。
板と一体となった、埋め込まれたグリッド及び垂直チャ
ンネルを有する形式の電界効果トランジスタにおいて、
基板上に、基板と同−形の導電性にドープされた数個の
エピタキシャル層が連続的に付着され、基板の底部及び
最終的にエピタキシャル成長した層の頂部はそれぞれオ
ーミックソース及びドレイン接点を有し、前記トランジ
スタは制御導体手段を有し、ソース及びドレイン間の伝
導は前記エピタキシャル層内に分布され、且つ制御導体
手段によって画成された一層の絶縁した並置領域に続き
、これらの並置領域がチャンネルの断面中にマトリック
ス配列を形成することを特徴とする電界効果トランジス
タに関する。
本発明に、よるトランジスタの製造に対する工程は、用
いられる方法が電子ビーム及びマスクまたは電子走査を
含むグリッド電極の製造を除いて、先行技術のPBT
)ランジスタの製造と同一の段階を含む。
いられる方法が電子ビーム及びマスクまたは電子走査を
含むグリッド電極の製造を除いて、先行技術のPBT
)ランジスタの製造と同一の段階を含む。
次ぎに本発明を添付図面を参照して説明する。
本発明の基本的概念は、電子の通路が伝導フィラメンt
に沿って生じるように、ソース及びドレインを接続する
伝導チャンネルをさらに降伏させることである。伝導チ
ャンネルを制御するこの方法は先行技術より複雑がもし
れない。しが゛しながら、得られる利点はパーミアブル
ベース トランジスタの形状によるものである。この
ように、この形式のトランジスタにおいては、ドレイン
及びソース間の短い距離が利用され、その結果エピタキ
シャル成長が極めて満足できる条件下で生じることがで
きる。このエピタキシャル成長は、多数の伝導フィラメ
ントの場合でさえも特別な問題を生じさせない。
に沿って生じるように、ソース及びドレインを接続する
伝導チャンネルをさらに降伏させることである。伝導チ
ャンネルを制御するこの方法は先行技術より複雑がもし
れない。しが゛しながら、得られる利点はパーミアブル
ベース トランジスタの形状によるものである。この
ように、この形式のトランジスタにおいては、ドレイン
及びソース間の短い距離が利用され、その結果エピタキ
シャル成長が極めて満足できる条件下で生じることがで
きる。このエピタキシャル成長は、多数の伝導フィラメ
ントの場合でさえも特別な問題を生じさせない。
本発明のトランジスタの一部が第1図の斜視図において
製造過程で示されている0本発明の電界効果トランジス
タは垂直チャンネル形であり、通常パーミアブル ベー
ス トランジスタと呼ばれる。このトランジスタは例え
ば単結晶ガリウムひ素(Ga As )の如き半導体材
料から作られる。n形層2は、不純物の導入によって♂
形導電性を与えられたガリウムひ素がら形成した基板1
上にエピタキシャル成長によって製造され、る。このエ
ピタキシャル成長は、As C1,−Ga−H,系に基
づいて又は有機金属プロセスによって又は分子ジェット
によって生じることができる。
製造過程で示されている0本発明の電界効果トランジス
タは垂直チャンネル形であり、通常パーミアブル ベー
ス トランジスタと呼ばれる。このトランジスタは例え
ば単結晶ガリウムひ素(Ga As )の如き半導体材
料から作られる。n形層2は、不純物の導入によって♂
形導電性を与えられたガリウムひ素がら形成した基板1
上にエピタキシャル成長によって製造され、る。このエ
ピタキシャル成長は、As C1,−Ga−H,系に基
づいて又は有機金属プロセスによって又は分子ジェット
によって生じることができる。
電子ビームに感応する樹脂を用いることによって、及び
マスクによって、グリッド電極3が例えばタングステン
の如き金属製フィルムの形状で次に製造される。タング
ステンの利点は、タングステンがガリウムひ素及びエピ
タキシャル成長過程中用いられる他の製品に対して充分
不活性であることである。
マスクによって、グリッド電極3が例えばタングステン
の如き金属製フィルムの形状で次に製造される。タング
ステンの利点は、タングステンがガリウムひ素及びエピ
タキシャル成長過程中用いられる他の製品に対して充分
不活性であることである。
グリッド電極は第1図に示すように正方形又は長方形の
窓によって孔が空けられたプレートの形状である。この
電極の厚みは数百オングストロームである。窓の寸法は
トランジスタによって成される機能によるものである。
窓によって孔が空けられたプレートの形状である。この
電極の厚みは数百オングストロームである。窓の寸法は
トランジスタによって成される機能によるものである。
簡略化のために、数個の窓しか第1図には示されていな
いが、グリッド電極は多数の窓を持つことができる。ま
た、窓とグリッド電極の1つの側部との間の縁の表面、
すなわち境界面30は、電極の他の縁、すなわち他の境
界面(具体的には30に反対の境界面31)より巾が広
い、縁30は、電極3と、トランジスタグリッドを他の
素子に接続することを可能にする外部グリッド接点との
間の接触を確実にする。縁30は縁30が次のエビ、タ
キシナル成長工程中被覆されないように他の縁31より
も1ヤ広(作られている。
いが、グリッド電極は多数の窓を持つことができる。ま
た、窓とグリッド電極の1つの側部との間の縁の表面、
すなわち境界面30は、電極の他の縁、すなわち他の境
界面(具体的には30に反対の境界面31)より巾が広
い、縁30は、電極3と、トランジスタグリッドを他の
素子に接続することを可能にする外部グリッド接点との
間の接触を確実にする。縁30は縁30が次のエビ、タ
キシナル成長工程中被覆されないように他の縁31より
も1ヤ広(作られている。
第2図は、第2エピタキシャル層4を形成するガリウム
ひ素中結晶体の成長に関連する次の段階を示す。第2図
は、層4の成長の初期を示し、成長は、グリッド電極の
窓を通して及びグリッド電極の両側部上で生じる。窓と
グリッド電極の縁30の反対側の縁31との間のギャッ
プ、および窓自体の間のギャップは比較的ポさく、その
結果窓から形成されるきの子形状及び縁31上のエピタ
キシャル成長のオーバーフローで例示する如(、エピタ
キシャル成長はこれらの領域で結合しようとする傾向に
ある。しかしながら、縁30はエピタキシャル成長のオ
ーバーフローが縁を完全に被覆しないことを保証するの
に充分なだけ中広である。エピタキシャル成長した材料
のぎざぎざ部分がグリッド電極に対する電気的接触を損
なわないように縁30をマスクで被覆することも可能で
ある。
ひ素中結晶体の成長に関連する次の段階を示す。第2図
は、層4の成長の初期を示し、成長は、グリッド電極の
窓を通して及びグリッド電極の両側部上で生じる。窓と
グリッド電極の縁30の反対側の縁31との間のギャッ
プ、および窓自体の間のギャップは比較的ポさく、その
結果窓から形成されるきの子形状及び縁31上のエピタ
キシャル成長のオーバーフローで例示する如(、エピタ
キシャル成長はこれらの領域で結合しようとする傾向に
ある。しかしながら、縁30はエピタキシャル成長のオ
ーバーフローが縁を完全に被覆しないことを保証するの
に充分なだけ中広である。エピタキシャル成長した材料
のぎざぎざ部分がグリッド電極に対する電気的接触を損
なわないように縁30をマスクで被覆することも可能で
ある。
タングステン電極のメソシュを通してn形ガリウムひ素
を成長させることは、ショントキー接触によってダイオ
ードを製造することを可能にする。
を成長させることは、ショントキー接触によってダイオ
ードを製造することを可能にする。
2つのエピタキシャル層のキャリヤーの濃度間の変化は
ゆるやかでなければならず、そ□の厚みはほぼ10分の
数ミクロンである。
ゆるやかでなければならず、そ□の厚みはほぼ10分の
数ミクロンである。
第3図は、グリッド電極の部分を明らかにするために切
欠にて示す本発明のトランジスタの斜視図である。−担
層4のエピタキシャル成長が生しると、オーミンク接続
のドレイン接点7がグリッド電極「に面する層4上に付
着される。グリッド電極の格子構造の結果の1つは、グ
リッド電極がその周囲の任意の点で外部接点に結合でき
ることである。
欠にて示す本発明のトランジスタの斜視図である。−担
層4のエピタキシャル成長が生しると、オーミンク接続
のドレイン接点7がグリッド電極「に面する層4上に付
着される。グリッド電極の格子構造の結果の1つは、グ
リッド電極がその周囲の任意の点で外部接点に結合でき
ることである。
ドレイン接点の表面はトランジスタに要求される電力及
び最小ノイズレベルによって決めれる。
び最小ノイズレベルによって決めれる。
その厚みは数ミクロンにすることができる。良好なオー
ミンク接続を構成するためにニッケル、ゲルマニューム
および金の連続付着によってドレイン接点は形成できる
。
ミンク接続を構成するためにニッケル、ゲルマニューム
および金の連続付着によってドレイン接点は形成できる
。
トランジスタの活性領域を囲むガリウムひ素領域を絶縁
させ、ドレイン接点に面して明確に限定したチャンネル
を形成するために、エピタキシャル層は例えば隔子によ
って衝撃される。ドレイン接点によってマスクされ領域
2及び4によって形成したチャンネルはn形のままであ
る。
させ、ドレイン接点に面して明確に限定したチャンネル
を形成するために、エピタキシャル層は例えば隔子によ
って衝撃される。ドレイン接点によってマスクされ領域
2及び4によって形成したチャンネルはn形のままであ
る。
トランジスタの内部まで侵入するグリ・ノド接点8は、
ニッケル、ゲルマニューム及び金の陰極スパッタリング
によって製造できる。同様にソース接点6を製造するこ
とができ、このソース接点は、第3図に示す如べ、ドレ
イン接点より大きな表面にわたって延在することができ
る。第3図は、絶縁領域5及び部分2及び4から形成し
た伝導チャンネルを示す。接点7及び8間のすき間は絶
縁材料で充填できる。また、トランジスタの外部表面上
に2つのグリッド接点を設けることは本発明の範囲内に
入るものである。2つの接点はドレイン接点に対して対
称的に配列でき、同−形の導体で互いに接続できる。こ
の装置の目的は、グリッドの抵抗を減少させることであ
る。その場合、オーバーランプすなわち被覆を防ぐため
には充分広いグリッド電極像31を有する必要がある。
ニッケル、ゲルマニューム及び金の陰極スパッタリング
によって製造できる。同様にソース接点6を製造するこ
とができ、このソース接点は、第3図に示す如べ、ドレ
イン接点より大きな表面にわたって延在することができ
る。第3図は、絶縁領域5及び部分2及び4から形成し
た伝導チャンネルを示す。接点7及び8間のすき間は絶
縁材料で充填できる。また、トランジスタの外部表面上
に2つのグリッド接点を設けることは本発明の範囲内に
入るものである。2つの接点はドレイン接点に対して対
称的に配列でき、同−形の導体で互いに接続できる。こ
の装置の目的は、グリッドの抵抗を減少させることであ
る。その場合、オーバーランプすなわち被覆を防ぐため
には充分広いグリッド電極像31を有する必要がある。
プレーナ技術によ゛って製造される電界効果トランジス
タの場合には、第2グリツドの付加によってトランジス
タは振幅、位相及び周波数の混合における電圧制御の如
き新しい機能を成すことができる。
タの場合には、第2グリツドの付加によってトランジス
タは振幅、位相及び周波数の混合における電圧制御の如
き新しい機能を成すことができる。
パーミアブル ベース トランジスタの場合、2グリツ
ド装置は前述の如く単一グリントトランジスタに基づい
て製造できる0本出願の導入部で述べた如く、本発明は
、例えば2組の交叉する平行歯を配列することによって
、伝導フィラメントを製造することから成る。単一グリ
ッドトランジスタの場合、格子すなわちメツシュ状構造
体を得るためにこれらの2組を重ね合わせることは利点
である。そして、第1組の上方に成長した薄いエピタキ
シャル層9表面上に第2組の平行歯を配列することによ
って2グリツドトランジスタを製造することができる。
ド装置は前述の如く単一グリントトランジスタに基づい
て製造できる0本出願の導入部で述べた如く、本発明は
、例えば2組の交叉する平行歯を配列することによって
、伝導フィラメントを製造することから成る。単一グリ
ッドトランジスタの場合、格子すなわちメツシュ状構造
体を得るためにこれらの2組を重ね合わせることは利点
である。そして、第1組の上方に成長した薄いエピタキ
シャル層9表面上に第2組の平行歯を配列することによ
って2グリツドトランジスタを製造することができる。
周知の2グリツド電界効果トランジスタにおいては、2
つのグリッドは同一の形状を有し、第2グリツドはソー
スからドレインに移動する電子に対して第1グリツドと
整列している。パーミアブル ベース トランジスタの
場合に生じる重要な問題は埋め込まれたグリッドの場合
この整列を生じさせることである。さらに、重要な問題
は、埋め込まれた電極からトランジスタの表面に接続す
ることによって生じる。前述の単一グリッドトランジス
タに基づいて、2グリツドトランジスタに関連して前述
した問題は、2組のグリッド接点の直交交叉によってな
(すことができる。
つのグリッドは同一の形状を有し、第2グリツドはソー
スからドレインに移動する電子に対して第1グリツドと
整列している。パーミアブル ベース トランジスタの
場合に生じる重要な問題は埋め込まれたグリッドの場合
この整列を生じさせることである。さらに、重要な問題
は、埋め込まれた電極からトランジスタの表面に接続す
ることによって生じる。前述の単一グリッドトランジス
タに基づいて、2グリツドトランジスタに関連して前述
した問題は、2組のグリッド接点の直交交叉によってな
(すことができる。
第4図ないし第8図は、本発明の2グリツドトランジス
タの製造工程における段階を示す。
タの製造工程における段階を示す。
この製造工程のかなりの部分は単一グリッドトランジス
タの製造と同一の段階を含んでいる。限定的でない実施
例において、記載はn形チャンネルを有するトランジス
タに関連して行う、第4図に示す段階において、用いら
れた技術内容は、前述したものとは異ならないものであ
る。すなわち、ドープした♂形ガリウムひ素基板9上に
n形半導体層lOをエピタキシャル成長し、例えば樹脂
をマスクして電子ビームによるエツチングの方法を用い
てタングステンフィルム形状に第1コム(クシ状体)1
1を付着したものである。
タの製造と同一の段階を含んでいる。限定的でない実施
例において、記載はn形チャンネルを有するトランジス
タに関連して行う、第4図に示す段階において、用いら
れた技術内容は、前述したものとは異ならないものであ
る。すなわち、ドープした♂形ガリウムひ素基板9上に
n形半導体層lOをエピタキシャル成長し、例えば樹脂
をマスクして電子ビームによるエツチングの方法を用い
てタングステンフィルム形状に第1コム(クシ状体)1
1を付着したものである。
このコムは、横断部材40によって相互に接続さよた平
行歯すなわち平行棒を有し、横断部材40は歯よりも中
広で厚いものである。接続フレームを形成するために、
歯に対して第1部材と反対側に配置した他の部材で歯を
接続することも可能である。
行歯すなわち平行棒を有し、横断部材40は歯よりも中
広で厚いものである。接続フレームを形成するために、
歯に対して第1部材と反対側に配置した他の部材で歯を
接続することも可能である。
第5図に示す段階においては、他のn形エピタキシャル
層12がすでに成長され、それは層10と同一のドーピ
ングを有し、その上に他のタングステンコム13が第1
コムと同一の方法により第1コムと直行するように付着
されている。コム11と同様に、コム13は少なくとも
1つの横断部材、すなわち棒41によって相互接続した
平行歯から形成され、棒41は歯よりも中広で厚いもの
である。また、部材40の寸法にに起因して層12中に
切れ目または割れ目42を形成することも可能であり、
それによってその位置の上方にエピタキシャル成長が生
じることが防がれる。コム11及び13はトランジスタ
の2つのグリッドを形成する。
層12がすでに成長され、それは層10と同一のドーピ
ングを有し、その上に他のタングステンコム13が第1
コムと同一の方法により第1コムと直行するように付着
されている。コム11と同様に、コム13は少なくとも
1つの横断部材、すなわち棒41によって相互接続した
平行歯から形成され、棒41は歯よりも中広で厚いもの
である。また、部材40の寸法にに起因して層12中に
切れ目または割れ目42を形成することも可能であり、
それによってその位置の上方にエピタキシャル成長が生
じることが防がれる。コム11及び13はトランジスタ
の2つのグリッドを形成する。
第6図に示す段階において、例えばニッケル、ゲルマニ
ューム及び金の連続付着によってドレイン接点15が付
着されたn形エピタキシャル層14がある。層14中の
切れ口43は棒41によって生じ、切れ目42及び43
はグリッド電極上への接続を保証する。
ューム及び金の連続付着によってドレイン接点15が付
着されたn形エピタキシャル層14がある。層14中の
切れ口43は棒41によって生じ、切れ目42及び43
はグリッド電極上への接続を保証する。
第7図に示す段階においては陽子衝撃がおこなわれ、絶
縁領域16、及び層9からドレイン接点15に至りドレ
イン接点によって制限されるチャンネル17を形成する
ために、接点15によって被覆されないで残された層1
0.12及び14の部分を絶縁させる。
縁領域16、及び層9からドレイン接点15に至りドレ
イン接点によって制限されるチャンネル17を形成する
ために、接点15によって被覆されないで残された層1
0.12及び14の部分を絶縁させる。
第8図に示す段階において、グリッド接点20及び18
が層16の表面上に付着、、されている、これらの接点
は層16に侵入しグリッド11及び13のそれぞれに対
してグリッドの位置において電気的接続を保証する。こ
こで、棒40及び41はエピタキシャル成長による被覆
を防いでいる。これらの接点は、ニッケル、ゲルマニュ
ーム及び金の陰極スパフタリングによって製造できる。
が層16の表面上に付着、、されている、これらの接点
は層16に侵入しグリッド11及び13のそれぞれに対
してグリッドの位置において電気的接続を保証する。こ
こで、棒40及び41はエピタキシャル成長による被覆
を防いでいる。これらの接点は、ニッケル、ゲルマニュ
ーム及び金の陰極スパフタリングによって製造できる。
ソース接点19は同様に付着される。
単一グリッドトランジスタに対しては、オーミック抵抗
を減少させるためにグリッド接点と二重にすることが可
能である。各グリッドの出力はドレイン接点に関して、
例えば対称に生じる。グリッド電極はまた多孔性プレー
トの形状であってもよい・この場合、伝導フィラメント
が設けられるが、グリッド電極の相対的配置の問題が再
び生じる。
を減少させるためにグリッド接点と二重にすることが可
能である。各グリッドの出力はドレイン接点に関して、
例えば対称に生じる。グリッド電極はまた多孔性プレー
トの形状であってもよい・この場合、伝導フィラメント
が設けられるが、グリッド電極の相対的配置の問題が再
び生じる。
前述の説明は、簡略化のために、基板から単一トランジ
スタを製造することにだけ関連するが、先行技術にした
がって、同一基板上に複数のトランジスタを製造するこ
とも本発明の範囲内に入る。
スタを製造することにだけ関連するが、先行技術にした
がって、同一基板上に複数のトランジスタを製造するこ
とも本発明の範囲内に入る。
本発明の電界効果トランジスタの製造は一層信頼できる
製品を得ることができ、そのオーミック抵抗が同一のチ
ャンネル構造を用いる周知のトランジスタのオーミック
抵抗より低いグリッド電極を有することができる。
製品を得ることができ、そのオーミック抵抗が同一のチ
ャンネル構造を用いる周知のトランジスタのオーミック
抵抗より低いグリッド電極を有することができる。
シリコン基板に対してトランジスタを製造することも本
発明の範囲内に入る。
発明の範囲内に入る。
単一グリッドトランジスタの製造原理に基づいて、2グ
リツド垂直構造トランジスタを製造することができ、こ
の形式のトランジスタに固有の利点、すなわち高周波用
途及び低ノイズレベルを得ることができる。
リツド垂直構造トランジスタを製造することができ、こ
の形式のトランジスタに固有の利点、すなわち高周波用
途及び低ノイズレベルを得ることができる。
第1図は、製造工程の1段階中の本発明のトランジスタ
を示す斜視図である。 第2図は、トランジスタの製造のさらに進んだ段階の、
斜視図である。 第3図は、切欠いて示す本発明のトランジスタの斜視図
である。 第4図ないし第8図は、本発明の2グリツドトランジス
タの製造工程の各段階を示す斜視図である。 (参照番号) 1:基板、2:n形層、3ニゲリツド電極、30.31
:縁、5:絶縁層、6:ソース接点、7:ドレイン接点
、8ニゲリッド接点、11.13:コム。 出願人)ムソンーセーエスエフ 代理人 弁理士 新居正彦
を示す斜視図である。 第2図は、トランジスタの製造のさらに進んだ段階の、
斜視図である。 第3図は、切欠いて示す本発明のトランジスタの斜視図
である。 第4図ないし第8図は、本発明の2グリツドトランジス
タの製造工程の各段階を示す斜視図である。 (参照番号) 1:基板、2:n形層、3ニゲリツド電極、30.31
:縁、5:絶縁層、6:ソース接点、7:ドレイン接点
、8ニゲリッド接点、11.13:コム。 出願人)ムソンーセーエスエフ 代理人 弁理士 新居正彦
Claims (1)
- 【特許請求の範囲】 +1)ドープした単一結晶性半導体基板と一体となった
、埋め込まれたグリッド及び垂直チャンネルを有する形
式の電界効果トランジスタにおいて、基板上に、基板と
同一形の導電性にドープされた数個のエピタキシャル層
が連続的に付着され、基板の底部及び最終的にエピタキ
シャル成長した層の頂部はそれぞれオーミックソース及
びドレイン接点を有し、前記トランジスタは制御導体手
段を有し、ソース及びドレイン間の伝導は前記エピタキ
シャル層内に分布され、且つ制御導体手段によって画成
された一群の絶縁した並置領域に続き、これらの並置領
域がチャンネルの断面中にマトリックス配列を形成する
ことを特徴とする電界効果トランジスタ。 (2)制御導体手段がグリッド電極によって構成され、
そのグリッド電極の表面が伝導チャンネルの位置におい
て孔が空けられており、接近してきる接点に接続されて
いることを特徴とする特許請求の範囲第1項に記載のト
ランジスタ。 (3)制御導体手段が2つの交叉した棒によって構成さ
れ、各欅が接近した接点に結合されていることを特徴と
する特許請求の範囲第1項に記載のトランジスタ。 (4)制御導体手段が2つの多孔性プレートによって構
成されていることを特徴とする特許請求の範囲第3項に
記載のトランジスタ。 (5)制御導体手段が接続フレームを有する棒によって
構成され、接近接点に対する接続がフレームの少な(と
も1つの側で行われることを特徴とする特許請求の範囲
第1項に記載のトランジスタ。 (6)伝導チャンネルの外部に位置するトランジスタの
部分が絶縁性にされていることを特徴とする特許請求の
範囲第1項に記載のトランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8119530 | 1981-10-16 | ||
FR8119530A FR2514949A1 (fr) | 1981-10-16 | 1981-10-16 | Transistor a effet de champ a canal vertical |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5878469A true JPS5878469A (ja) | 1983-05-12 |
Family
ID=9263127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57182027A Pending JPS5878469A (ja) | 1981-10-16 | 1982-10-16 | 垂直チヤンネル電界効果トランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4529997A (ja) |
EP (1) | EP0077706B1 (ja) |
JP (1) | JPS5878469A (ja) |
FR (1) | FR2514949A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4507845A (en) * | 1983-09-12 | 1985-04-02 | Trw Inc. | Method of making field effect transistors with opposed source _and gate regions |
JPS61121369A (ja) * | 1984-11-19 | 1986-06-09 | Fujitsu Ltd | 半導体装置 |
US4728626A (en) * | 1985-11-18 | 1988-03-01 | International Business Machines Corporation | Method for making planar 3D heterepitaxial semiconductor structures with buried epitaxial silicides |
US5016074A (en) * | 1987-10-20 | 1991-05-14 | Bell Communications Research, Inc. | Epitaxial intermetallic contact for compound semiconductors |
GB2237929A (en) * | 1989-10-23 | 1991-05-15 | Philips Electronic Associated | A method of manufacturing a semiconductor device |
DE4311388B4 (de) * | 1993-04-07 | 2005-07-28 | Forschungszentrum Jülich GmbH | Schichtsystem mit elektrisch aktivierbarer Schicht |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1317256A (fr) * | 1961-12-16 | 1963-02-08 | Teszner Stanislas | Perfectionnements aux dispositifs semi-conducteurs dits tecnetrons multibâtonnets |
US3381189A (en) * | 1964-08-18 | 1968-04-30 | Hughes Aircraft Co | Mesa multi-channel field-effect triode |
US3354362A (en) * | 1965-03-23 | 1967-11-21 | Hughes Aircraft Co | Planar multi-channel field-effect tetrode |
CH436492A (de) * | 1965-10-21 | 1967-05-31 | Bbc Brown Boveri & Cie | Steuerbare Halbleitervorrichtung mit mehreren Schichten |
FR2303383A1 (fr) * | 1975-03-06 | 1976-10-01 | Alsthom Cgee | Transistor a effet de champ a plat |
US4378629A (en) * | 1979-08-10 | 1983-04-05 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology including permeable base transistor, fabrication method |
-
1981
- 1981-10-16 FR FR8119530A patent/FR2514949A1/fr active Granted
-
1982
- 1982-09-13 US US06/417,591 patent/US4529997A/en not_active Expired - Fee Related
- 1982-10-05 EP EP82401821A patent/EP0077706B1/fr not_active Expired
- 1982-10-16 JP JP57182027A patent/JPS5878469A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4529997A (en) | 1985-07-16 |
FR2514949B1 (ja) | 1983-12-02 |
FR2514949A1 (fr) | 1983-04-22 |
EP0077706A1 (fr) | 1983-04-27 |
EP0077706B1 (fr) | 1986-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1148272A (en) | Vertical field effect transistor with improved gate and channel structure | |
CA1165011A (en) | Semiconductor embedded layer technology including permeable base transistor, fabrication method and integrated circuits | |
US4015278A (en) | Field effect semiconductor device | |
US5032538A (en) | Semiconductor embedded layer technology utilizing selective epitaxial growth methods | |
US5438018A (en) | Method of making semiconductor device by selective epitaxial growth | |
US4343015A (en) | Vertical channel field effect transistor | |
DE102009061851B3 (de) | Halbleiterbauelement mit Kanalstoppgraben | |
DE102014117364A1 (de) | Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen | |
EP0073509A2 (en) | Semiconductor integrated circuit device | |
US5298787A (en) | Semiconductor embedded layer technology including permeable base transistor | |
EP0183474A2 (en) | Semiconductor device | |
CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
JPS6230360A (ja) | 超高周波集積回路装置 | |
WO1989006444A2 (en) | Vertical power transistor and fabrication methods | |
US5468668A (en) | Method of forming MOS-gated semiconductor devices having mesh geometry pattern | |
KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
US4077111A (en) | Self-aligned gate field effect transistor and method for making same | |
US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
DE69626802T2 (de) | Verfahren zur herstellung von einem selbstausrichtenden vertikalen bipolaren transistor auf einem soi | |
JPS5878469A (ja) | 垂直チヤンネル電界効果トランジスタ | |
EP0288681B1 (en) | Heterojunction bipolar transistor | |
JPS609185A (ja) | 半導体レ−ザ集積回路装置 | |
EP0698926B1 (en) | Normally off-static induction thyristor | |
US5369043A (en) | Semiconductor circuit device and method for production thereof | |
JP2863793B2 (ja) | 半導体装置及びその製造方法 |