JPS61128335A - Microprogram loading system - Google Patents

Microprogram loading system

Info

Publication number
JPS61128335A
JPS61128335A JP25129584A JP25129584A JPS61128335A JP S61128335 A JPS61128335 A JP S61128335A JP 25129584 A JP25129584 A JP 25129584A JP 25129584 A JP25129584 A JP 25129584A JP S61128335 A JPS61128335 A JP S61128335A
Authority
JP
Japan
Prior art keywords
adapter
adaptors
microprogram
scan
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25129584A
Other languages
Japanese (ja)
Inventor
Masahiro Kishi
岸 昌弘
Tatsuo Okada
辰夫 岡田
Akito Hiwatari
樋渡 明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25129584A priority Critical patent/JPS61128335A/en
Publication of JPS61128335A publication Critical patent/JPS61128335A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/24Loading of the microprogram

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To enable other adaptors to store a program in their control memories to attain parallel loading by transmitting data to plural adaptors simultaneously on the basis of cycle still. CONSTITUTION:A main storage device 3 is connected to a supervisory device 4 in a data processor 1 constituting a communication control device through a central control device 2. In addition, channel adaptors 5-1-5-n and circuit scanning mechanisms 6-1-6-m are connected to the device 4 through a scan path 8 and the device 2 is connected to the respective adaptors 5-1-5-n and the mechanisms 6-1-6-m through a system bus 7. The device 4 in the system sets up addresses in the adaptors 5-1-5-n on the basis of scan-in and transfers data between the adaptors 5-1-5-n and the device 3 through the bus 7 on the basis of the cycle still. The data read out from the device 3 are loaded to respective adaptors 5-1-5-n on the basis of the scan-in and set up in their control memories.

Description

【発明の詳細な説明】 (A)産業上の利用分野 本発明は、マイクロプログラムロード処理方式。[Detailed description of the invention] (A) Industrial application field The present invention is a microprogram load processing method.

特に主記憶、中央制御装置、監視装置、システム・バス
、及びシステム・バスに接続される複数台のマイクロプ
ログラム制御のアダプタを有するデータ処理装置におい
て、1台のアダプタによるサイクル・スチールにもとづ
くプログラムロー・ド時に当該ロード・データを他のア
ダプタにもロードせしめるようにしたアダプタのマイク
ロプログラムロード処理方式に関するものである。
Particularly in data processing equipment that has a main memory, a central control unit, a supervisory unit, a system bus, and multiple microprogram-controlled adapters connected to the system bus, program loading based on cycle stealing with a single adapter is possible. - This relates to a microprogram loading processing method for an adapter that allows other adapters to also load the loaded data when the adapter is loaded.

(B)従来の技術と発明が解決しようとする問題点従来
マイクロプログラムI1mの複数台のアダプタに対する
マイクロプログラムロード方式とじては、監視装置から
のスキャン・インによる方式と中央制御装置からの命令
による方式とが知られているが9両者とも一度に1台の
アダプタへしかロードできないので複数台のアダプタへ
ロードするには時間がかかるという欠点がある。また後
者の場合にはマイクロプログラム・ロードのために特別
な命令を用意することが必要となる。
(B) Conventional technology and problems to be solved by the invention Conventional microprogram I1m microprogram loading methods for multiple adapters include scan-in from a monitoring device and command from a central controller. However, both methods have the disadvantage that it takes time to load data to multiple adapters, since it can only be loaded to one adapter at a time. In the latter case, it is necessary to prepare a special instruction for loading the microprogram.

(C)問題点を解決するための手段 本発明は、上記の点を解決しようとしており。(C) Means to solve the problem The present invention seeks to solve the above points.

複数台のアダプタに対して同時にサイクル・スチールに
よってデータを転送させることによって。
By cycle-stealing data to multiple adapters at the same time.

高速度でマイクロプログラム・ロードを行う方式を提供
している。そしてそのため1本発明のマイクロプログラ
ムロード処理方式は、主記憶、中央制御装置、監視装置
、システム・バス及び該システム・バスに接続された複
数台のマイクロプログラム制御アダプタを備えたデータ
処理装置において、上記監視装置から少なくともスキャ
ン・インを行う手段、上記監視装置がスキャン・インに
よりアダプタに対して当該アダプタ内のアドレス・レジ
スタをセットする手段、上記アダプタがシステム・バス
を介してサイクル・スチールにより主記憶との間でデー
タ転送を行う手段、該アダプタがサイクル・スチールに
より主記憶から読み出し     またデータを同時に
他のアダプタが取り込む手段。
It provides a method for loading microprograms at high speed. Therefore, the microprogram load processing method of the present invention is implemented in a data processing device equipped with a main memory, a central control unit, a monitoring device, a system bus, and a plurality of microprogram control adapters connected to the system bus. means for performing at least a scan-in from the monitoring device; means for the monitoring device to set an address register in the adapter for the adapter by the scan-in; A means for transferring data to and from the memory, a means for the adapter to read data from the main memory by cycle stealing, and a means for other adapters to simultaneously import the data.

及び該アダプタがマイクロプログラムのロード完了を該
監視装置へ通知する手段を有し、アダプタに対してスキ
ャン・インによりローダ−プログラムをロードし、該ロ
ーダープログラムの制御でサイクル・スチールにより複
数台のアダプタヘマイクロプログラムをロードするよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。
The adapter has means for notifying the monitoring device of the completion of loading the microprogram, loads a loader program by scanning into the adapter, and controls multiple adapters by cycle stealing under the control of the loader program. It is characterized by loading microprograms. This will be explained below with reference to the drawings.

(D)実施例 第1図は本発明が適用されるデータ処理装置の一実施例
構成、第2図は本発明に用いられるチャネル・アダプタ
の一実施例要部構成、第3図はマイクロプログラムロー
ドの態様を説明する一実施例タイム・チャートを示す。
(D) Embodiment FIG. 1 shows the configuration of an embodiment of a data processing device to which the present invention is applied, FIG. 2 shows the main part configuration of an embodiment of a channel adapter used in the present invention, and FIG. 3 shows a microprogram. An example time chart illustrating loading aspects is shown.

第1図において、1は通信制御装置(CC,P )。In FIG. 1, 1 is a communication control device (CC, P).

を構成しているデータ処理装置、2は中央制御装置、3
は主記憶装置、4は監視装置、5−1ないし5−nは夫
々チャネル・アダプタ、6−1ないし6−mは夫々回線
走査機構、7はシステム・バス、8はスキャン・バスを
表している。また9−1ないし9−mは夫々回線を表し
ている。
2 is a central control unit, 3 is a data processing device that constitutes
4 is a main storage device, 4 is a monitoring device, 5-1 to 5-n are channel adapters, 6-1 to 6-m are line scanning mechanisms, 7 is a system bus, and 8 is a scan bus. There is. Further, 9-1 to 9-m each represent a line.

図示各回線に対応して夫々端末が接続される形となるが
1例えばこれら複数の端末がいわば成る1つの地域に集
中的に存在しており2これら端末と遠隔地のセンタ・ホ
ストを交信する如きシステムが考慮される。このような
システムの場合、各端末と遠隔地のセンタ・ホストとの
間に夫々個別の回線を用意することは回線効率上好まし
くない。
Terminals are connected to each line shown in the figure, but 1. For example, a plurality of these terminals are concentrated in one area, and 2. These terminals communicate with a center/host in a remote location. Such systems are considered. In such a system, it is not desirable in terms of line efficiency to provide individual lines between each terminal and a remote center host.

このため、1つの地域に集中的に存在する上記複数の端
末を、第1図図示の如き通信制御装置(CCP)1にて
集約し、第1図図示の例えば回線走査機構(C3#1)
6−1を介して上記遠隔地のセンタ・ホスト側に存在す
る相手方通信制御装置(図示せず)と高速多重回線で連
繋するようにすることが考慮されている。
For this reason, the plurality of terminals that are concentrated in one area are aggregated by a communication control device (CCP) 1 as shown in FIG.
It is being considered that the communication controller 6-1 may be connected to the other party's communication control device (not shown) located on the center/host side of the remote location via a high-speed multiplex line.

本発明はこのような通信制御装置に限られるものではな
いが、第1図図示の如く、中央制御装置2にマイクロプ
ログラム制御のアダプタが複数台接続されている如きデ
ータ処理装置において、監視装置4がスキャン・インに
よっ゛ていわば1台のチャネル・アダプタ例えば5−1
に対してローダー・プログラムをロードし、当該チャネ
ル・アダプタ5−1がこれにもとづいてプログラム・ロ
ードを行う際に、他のチャネル・アダプタ5−2ないし
5−nも一緒に当該プログラムを受は取るようにしてい
る。
Although the present invention is not limited to such a communication control device, as shown in FIG. By scanning in, one channel adapter, for example, 5-1
When the loader program is loaded into the loader program and the channel adapter 5-1 loads the program based on the loader program, the other channel adapters 5-2 to 5-n also receive the program. I try to take it.

第2図はチャネル・アダプタ(CA)の一実施例要部構
成を示しており9図中の符号5.7.8は第1図に対応
し、10はtilN御メモリ、11はチャネル・インタ
フェース制御部、12は制御′メモリ・アドレス・レジ
スタ、13はマイクロプログラム・ローディング・モー
ド・レジスタ(MPLR)、14はデータ・レジスタ、
15はチャネル・アダプタ内マイクロ・プロセッサを表
している。
FIG. 2 shows the main part configuration of one embodiment of the channel adapter (CA), and the symbols 5, 7, and 8 in FIG. 9 correspond to those in FIG. 1, 10 is the tilN control memory, and 11 is the channel interface. a control unit; 12 is a control 'memory address register; 13 is a microprogram loading mode register (MPLR); 14 is a data register;
15 represents a microprocessor within the channel adapter.

以下、第3図図示のタイム・チャートを参照しつつ、マ
イクロプログラム・ローディングの動作について説明す
る。
The microprogram loading operation will be described below with reference to the time chart shown in FIG.

(11監視装置4は、スキャン・インによって、チャネ
ル・アダプタ(CA)のマイクロプログラムを2図示し
ない例えばフロッピィ・ディスクから、中央制御装置2
を介して、主記憶装置3にロードする。
(11) The monitoring device 4 scans in the channel adapter (CA) microprogram 2 from a floppy disk (not shown), for example, to the central controller 2.
is loaded into the main storage device 3 via the .

(2)次いで監視装置4は、スキャン・インにより。(2) Next, the monitoring device 4 performs a scan-in.

例えばチャネル・アダプタ5−1内の制御メモリ10−
1内へ、ローダー・プログラムをロードし、また各アダ
プタ5−1ないし5−n内のマイクロ・プロセッサ15
−1をリセットする。
For example, control memory 10- in channel adapter 5-1
1 and the microprocessor 15 in each adapter 5-1 through 5-n.
-1 is reset.

(3)また監視装置4は、他のアダプタであるチャネル
・アダプタ5−2ないし5−nに対して。
(3) Also, the monitoring device 4 is connected to channel adapters 5-2 to 5-n, which are other adapters.

第2図図示のアドレス・レジスタ12−1とレジスタ1
3−iとに夫々スキャン・インによって所望の情報をセ
ットする。
Address register 12-1 and register 1 shown in FIG.
Desired information is set by scanning in each of 3-i.

(4)  この状態の下で、監視装置4は、各アダプタ
5−1ないし5−nに対してクロックをスタートせしめ
る。
(4) Under this state, the monitoring device 4 starts the clock for each adapter 5-1 to 5-n.

(5)  このとき、チャネル・アダプタ5−1におい
ては、ローダ−・プログラムが走りはじめ、システム・
バス7に対してサイクル・スチール要求(CRQ)を発
する(第3図参照)。
(5) At this time, the loader program starts running in the channel adapter 5-1, and the system
A cycle steal request (CRQ) is issued to bus 7 (see FIG. 3).

6)中央制御装置2は、当該サイクル・スチール要求を
検出すると、主記憶装置3からデータを読み出し、サイ
クル・スチール終了(C3END)信号と一緒に当該デ
ータをシステム・バス7上に送出する。
6) When the central controller 2 detects the cycle steal request, it reads the data from the main memory 3 and sends the data onto the system bus 7 together with a cycle steal end (C3END) signal.

(7)  このとき、各アダプタ5−1ないし5−nは
(7) At this time, each adapter 5-1 to 5-n.

夫々上記サイクル・スチール終了信号を検出すると、シ
ステム・バス7上のデータをデータ・レジスタ14−1
に取り込み、そのときのアドレス・レジスタ12−1の
内容によって指定される格納位置に上記データ・レジス
タ14−1の内容をストアする。
When the cycle steal end signal is detected, the data on the system bus 7 is transferred to the data register 14-1.
The contents of the data register 14-1 are stored in the storage location specified by the contents of the address register 12-1 at that time.

(8)  以下上記処理(5)ないしく7)の動作が繰
り返され。
(8) The operations of the above processes (5) to 7) are then repeated.

すべてのマイクロプログラムが制御メモリl0−iにロ
ードされたら、チャネル・アダプタ5−1は監視装置4
に対してこの旨を通知する。
Once all the microprograms have been loaded into the control memory l0-i, the channel adapter 5-1
Notify of this effect.

これによって、各アダプタに対するマイクロプログラム
・ロードが一斉に終了したこととなる。
This means that the microprogram loading for each adapter is completed all at once.

(E)発明の詳細 な説明した如く1本発明によれば、アダプタの1つがス
キャン・インによってロードされたローダー・プログラ
ムにもとづいてサイクル・スチールにてプログラムをロ
ードする際に、他のアダプタも当該プログラムを自己の
制御メモリ内にストアすることが可能となる。したがっ
て、いわば並列ローディングが可能となり、高速化をは
かることが可能となる。
(E) As described in detail, according to the present invention, when one of the adapters loads a program by cycle stealing based on the loader program loaded by scan-in, the other adapter also It becomes possible to store the program in its own control memory. Therefore, so to speak, parallel loading becomes possible and speeding up can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

゛第1図は本発明が適用されるデータ処理装置の一実施
例構成、第2図は本発明に用いられるチャネル・アダプ
タの一実施例要部構成、第3図はマイクロプログラムロ
ードの態様を説明する一実施例タイム・チャートを示す
。 図中、1は通信制御装置(CCP)を構成しているデー
タ処理装置、2は中央制御装置、3は主記憶装置、4は
監視装置、5−1ないし5.−nは夫々チャ禾ル・アダ
プタ、6−1ないし6−mは美々回線走査機構、7はシ
ステム・バス、8はスキャン・バス゛、9は回線、10
は制御メモリ、11は≠ヤネル・インタフェース制御部
、12は制御メモリ・アドレス・レジスタ、13はマイ
クロブ占グ、J、、o−ディ、グ、ニード9.ジュタを
表している。
゛Fig. 1 shows the configuration of an embodiment of a data processing device to which the present invention is applied, Fig. 2 shows the main part configuration of an embodiment of a channel adapter used in the invention, and Fig. 3 shows the mode of loading a microprogram. A time chart of one embodiment to be described is shown. In the figure, 1 is a data processing device constituting a communication control device (CCP), 2 is a central control device, 3 is a main storage device, 4 is a monitoring device, 5-1 to 5. -n are channel adapters, 6-1 to 6-m are bibli line scanning mechanisms, 7 is a system bus, 8 is a scan bus, 9 is a line, and 10
11 is a control memory, 11 is a Yarnel interface control unit, 12 is a control memory address register, 13 is a microbe register, J, o-di, g, need 9. It represents Juta.

Claims (1)

【特許請求の範囲】[Claims] 主記憶、中央制御装置、監視装置、システム・バス及び
該システム・バスに接続された複数台のマイクロプログ
ラム制御アダプタを備えたデータ処理装置において、上
記監視装置から少なくともスキャン・インを行う手段、
上記監視装置がスキャン・インによりアダプタに対して
当該アダプタ内のアドレス・レジスタをセットする手段
、上記アダプタがシステム・バスを介してサイクル・ス
チールにより主記憶との間でデータ転送を行う手段、該
アダプタがサイクル・スチールにより主記憶から読み出
したデータを同時に他のアダプタが取り込む手段、及び
該アダプタがマイクロプログラムのロード完了を該監視
装置へ通知する手段を有し、アダプタに対してスキャン
・インによりローダープログラムをロードし、該ローダ
ープログラムの制御でサイクル・スチールにより複数台
のアダプタへマイクロプログラムをロードするようにし
たことを特徴としたマイクロプログラムロード処理方式
In a data processing device comprising a main memory, a central control unit, a monitoring device, a system bus, and a plurality of microprogram control adapters connected to the system bus, means for performing at least a scan-in from the monitoring device;
means for the monitoring device to set an address register in the adapter for the adapter by scan-in; means for the adapter to transfer data to and from the main memory by cycle stealing via the system bus; The adapter has means for simultaneously importing data read from the main memory by the adapter by cycle stealing, and means for the adapter to notify the monitoring device of the completion of loading the microprogram, A microprogram loading processing method characterized in that a loader program is loaded, and the microprograms are loaded to a plurality of adapters by cycle stealing under the control of the loader program.
JP25129584A 1984-11-28 1984-11-28 Microprogram loading system Pending JPS61128335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25129584A JPS61128335A (en) 1984-11-28 1984-11-28 Microprogram loading system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25129584A JPS61128335A (en) 1984-11-28 1984-11-28 Microprogram loading system

Publications (1)

Publication Number Publication Date
JPS61128335A true JPS61128335A (en) 1986-06-16

Family

ID=17220679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25129584A Pending JPS61128335A (en) 1984-11-28 1984-11-28 Microprogram loading system

Country Status (1)

Country Link
JP (1) JPS61128335A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264759A (en) * 1988-08-31 1990-03-05 Nec Corp Input/output processor
US4984538A (en) * 1988-11-21 1991-01-15 Mazda Motor Corporation Cooling system for V-type engine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264759A (en) * 1988-08-31 1990-03-05 Nec Corp Input/output processor
US4984538A (en) * 1988-11-21 1991-01-15 Mazda Motor Corporation Cooling system for V-type engine

Similar Documents

Publication Publication Date Title
JP2829091B2 (en) Data processing system
JPS63255759A (en) Control system
JPH10187359A (en) System for storing data and method for transferring data applied to the same system
JPS63255760A (en) Control system
US5611056A (en) Method for controlling the expansion of connections to a SCSI bus
EP0183431B1 (en) System control network for multiple processor modules
JPS61128335A (en) Microprogram loading system
EP0923010A2 (en) Programmable controller
JP2677387B2 (en) Data conversion system
JPS61271555A (en) Transferring system for direct memory access
JP2972557B2 (en) Data transfer control device and control method
JPS6130300B2 (en)
JPS62188536A (en) Line state display system
JPS61288261A (en) Multiprocessor system
JPS5853638Y2 (en) data processing equipment
JP3595131B2 (en) Plant control system
JPS58139234A (en) Signal input system
JPS63282534A (en) Automatic system generation system
JPS6330951A (en) Data transfer system for communication control processor
JPS61269545A (en) Computer system
JPS61166666A (en) Information processing system
JPH01233651A (en) Communication control system
JPH0495148A (en) Extended card access system
JPS6059465A (en) Constitution of terminal device
JPH02135560A (en) Address allocating method