JPH02135560A - Address allocating method - Google Patents

Address allocating method

Info

Publication number
JPH02135560A
JPH02135560A JP63289577A JP28957788A JPH02135560A JP H02135560 A JPH02135560 A JP H02135560A JP 63289577 A JP63289577 A JP 63289577A JP 28957788 A JP28957788 A JP 28957788A JP H02135560 A JPH02135560 A JP H02135560A
Authority
JP
Japan
Prior art keywords
card
slave
signal
cards
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63289577A
Other languages
Japanese (ja)
Inventor
Shingo Morita
慎吾 森田
Tsuyoshi Hatano
波田野 強
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63289577A priority Critical patent/JPH02135560A/en
Publication of JPH02135560A publication Critical patent/JPH02135560A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)

Abstract

PURPOSE:To automatically allocate addresses to respective slave cards by making access to the respective slave cards with a master card in a daisy-chain system, and writing the addresses corresponding to ID data from the slave cards to the slave cards. CONSTITUTION:A master card 1 an slave cards 21 to 2n are alternately connected by a data bus 3, an address bus 4, a daisy-chain signal line 5, and a signal line 6 of read/write signal (R/W signal). The priority of the slave cards is in the sequence from 21 to 2n. A daisy circuit 21 provides a daisy-chain signal and the R/W signal, when the self-card does not respond, the daisy-chain signal is sent to a low-order slave card by opening a gate 22, when it responds, the sending of the ID data indicating the type of the self-card and the writing of the address corresponding to the ID card are executed by time-sharing. Thus, the addresses can be automatically allocated to the respective slave cards.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は1枚のマスタカードに複数枚のスレーブカード
を接続したシステムにおいて、各スレーブカードにアド
レスを割付ける方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a method of assigning an address to each slave card in a system in which a plurality of slave cards are connected to one master card.

〈従来の技術〉 1枚のマスタカードに複数枚のスレーブカードを接続し
たシステムでは、各スレーブカードはアドレスをもって
いて、マスタカードはそれぞれのアドレスをアクセスす
ることによってスレーブカードと通信する。従って、各
′スレーブカードにはアドレスを割付けておくことが必
要である。
<Prior Art> In a system in which a plurality of slave cards are connected to one master card, each slave card has an address, and the master card communicates with the slave cards by accessing each address. Therefore, it is necessary to assign an address to each 'slave card.

アドレス割付けをするために、アドレス毎に異なるハー
ドウェアを作ることはコストアップにつながる。このた
め、従来は、共通の構成になったDIRスイッチを各ス
レーブカードに形成し、ユーザがDIRスイッチの設定
状態をスレーブカード毎に変えることによってアドレス
を割付けていた。
Creating different hardware for each address in order to allocate addresses increases costs. For this reason, in the past, a DIR switch with a common configuration was formed on each slave card, and the user assigned addresses by changing the setting state of the DIR switch for each slave card.

〈発明が解決しようとする課題〉 しかし、この方法では、ユーザが設定操作をする際に誤
って同じアドレスを重複して割付けてしまったり、DI
Rスイッチをユーザがされることができるように筐体と
基板を設計しなければならないという問題点があった。
<Problem to be solved by the invention> However, with this method, when the user performs setting operations, the user may accidentally assign the same address twice, or the DI
There was a problem in that the housing and board had to be designed so that the user could operate the R switch.

また、ユーザが設定作業をする際にスレーブカードの基
板をいためることが多くなるという問題点があった。さ
らに、カードの枚数が多い場合は設定作業が面倒である
という問題点があった。
Another problem is that the user often damages the board of the slave card when performing setting work. Furthermore, there is a problem in that setting work is troublesome when there are a large number of cards.

このようなことから、もつと簡単にスレーブカードをい
じることなくアドレス割付けできる方法が望まれていた
For this reason, there has been a desire for a method that can easily allocate addresses without tampering with slave cards.

本発明はこのような要求に応えたものであり、マスタカ
ードをスレーブカードにディジーチェイン方式にアクセ
スさせることによって、各スレーブカードに自動的にア
ドレスを割付ける方法を実現することを目的とする。
The present invention has been made in response to such demands, and an object of the present invention is to realize a method of automatically assigning an address to each slave card by allowing a master card to access the slave cards in a daisy chain manner.

く課題を解決するための手段〉 本発明は、 1枚のマスタカードに複数枚のスレーブカードを接続し
、マスタカードはいずれかのスレーブカードのアドレス
にアクセスすることによってスレーブカードと通信する
システムにおいて、前記マスタカードはディジーチェイ
ン信号を用いて各スレーブカードにディジーチェイン方
式でアクセスしていき、アクセスに応答したスレーブカ
ードからはカードの種類を示すIDデータを受取ってこ
のIDデータに対応したアドレスをスレーブカードに書
込み、ディジーチェイン信号がマスタカードに戻ってき
たときまたはディジーチェイン信号に対してスレーブカ
ードがアクノリッジ信号を返さなくなったところでスレ
ーブカードへのアドレス割付けを終了するアドレスの割
付方法である。
Means for Solving the Problems The present invention provides a system in which a plurality of slave cards are connected to one master card, and the master card communicates with the slave card by accessing the address of one of the slave cards. , the master card uses a daisy chain signal to access each slave card in a daisy chain manner, receives ID data indicating the type of card from the slave card that responded to the access, and sends an address corresponding to this ID data. This is an address assignment method in which address assignment to the slave card is completed when writing is written to the slave card and the daisy chain signal is returned to the master card or when the slave card no longer returns an acknowledge signal in response to the daisy chain signal.

く作用〉 このような本発明では、マスタカードはスレーブカード
に対してディジーチェイン方式でアクセスしていき、ア
クセスした際にスレーブカードにアドレスを割付け、全
てのスレーブカードにアクセスしたところでアドレス割
付けを終了する。
In the present invention, the master card accesses the slave cards in a daisy chain manner, assigns addresses to the slave cards upon access, and ends address assignment when all slave cards have been accessed. do.

〈実施例〉 以下、図面を用いて本発明を説明する。<Example> Hereinafter, the present invention will be explained using the drawings.

第1図は本発明を実施するためのシステムの構成例を示
した図である。
FIG. 1 is a diagram showing an example of the configuration of a system for implementing the present invention.

図で、1はマスタカード、21〜2TLはスレーブカー
ドである。これらのカードはデータバス3、アドレスバ
ス4、ディジーチェイン信号線5、読み出し/書き込み
信号(以下、R/W信号とする)の信号線6によって相
互に接続されている。
In the figure, 1 is a master card, and 21 to 2TL are slave cards. These cards are interconnected by a data bus 3, an address bus 4, a daisy chain signal line 5, and a read/write signal (hereinafter referred to as R/W signal) signal line 6.

スレーブカードは21.2□・・・21の順に優先順位
が高いものとなっている。スレーブカードの構成を2.
を例にとって説明する。
The slave cards have higher priority in the order of 21.2□...21. 2. Slave card configuration.
will be explained using an example.

スレーブカード2.で、21はディジーチェイン信号と
R/W信号を受け、自己のカードが応答しない場合はゲ
ート22を開いてディジーチェイン信号を下位のスレー
ブカードに送り、応答する場合は、自己のカードの種類
を示すIDデータの送出とIDデータに応じたアドレス
の書込みを時分割で行なわせるデイジー回路である。2
3はIDデータが格納された記憶手段、24はIDデー
タを送出するときにデイジー回路21からの信号IDで
開かれるゲート、25はIDデータに応じたアドレスを
書き込むときにラッチ信号ADDによりアドレスを格納
するラッチである。
Slave card 2. Then, 21 receives the daisy chain signal and the R/W signal, and if the own card does not respond, it opens the gate 22 and sends the daisy chain signal to the lower slave card, and if it responds, it indicates the type of the own card. This is a daisy circuit that time-divisionally transmits the ID data shown and writes the address corresponding to the ID data. 2
3 is a storage means in which ID data is stored; 24 is a gate that is opened by the signal ID from the daisy circuit 21 when transmitting ID data; and 25 is a gate that is opened by a latch signal ADD when writing an address corresponding to the ID data. This is a latch for storing.

他のカード22〜2πにも、これらの構成要素21〜2
5が少なくとも設けられている。
These components 21 to 2 are also included in other cards 22 to 2π.
5 is provided at least.

次にこのような装置の動作を説明する。Next, the operation of such a device will be explained.

第2図は第1図のシステムで用いる信号のタイムチャー
トである。このタイムチャートで、DCIとDC2はそ
れぞれスレーブカード21と2□に与えられるディジー
チ′エイン信号である。
FIG. 2 is a time chart of signals used in the system of FIG. In this time chart, DCI and DC2 are digital signal signals applied to slave cards 21 and 2□, respectively.

また、ディジーチェイン信号はハイ・アクティブである
Also, the daisy chain signal is high and active.

まず、マスタカード1はディジーチェイン信号DCIを
ハイレベルにしてアドレス割付けのためのアクセスを行
っていることをスレーブカード2、に知らせる。また、
R/W信号をハイレベルにして読み出しサイクルである
ことを知らせる。
First, the master card 1 sets the daisy chain signal DCI to a high level to notify the slave card 2 that it is accessing for address assignment. Also,
The R/W signal is set to high level to notify that it is a read cycle.

これがaに示すタイミングである。This is the timing shown in a.

次に、スレーブカード2.は信号IDがローレベルにな
るタイミングでゲート24を開き、デ−タバス3にID
データを出力する。このIDデータをマスタカード1が
読み取る。これがbに示すタイミングである。
Next, slave card 2. opens the gate 24 at the timing when the signal ID becomes low level, and sends the ID signal to the data bus 3.
Output data. Master card 1 reads this ID data. This is the timing shown in b.

マスタカード1は、読み取り後にR/W信号をローレベ
ルにして書き込みサイクルに入ることを示す、また、ス
レーブカード21はデータバス3を開放する。これはC
に示すタイミングである。
After reading, the master card 1 sets the R/W signal to low level to indicate entering a write cycle, and the slave card 21 releases the data bus 3. This is C
The timing is shown in .

その後、マスタカード1は読みとったII)データに応
じたアドレスをデータバス3に出力する。
Thereafter, the master card 1 outputs an address corresponding to the read II) data to the data bus 3.

これはdに示すタイミングである。This is the timing shown in d.

次に、スレーブカード2.はラッチ信号ADDによりデ
ータバス3のアドレスをラッチ25に格納し、それを自
己のカードのアドレスにする。これがeに示すタイミン
グである。
Next, slave card 2. stores the address of the data bus 3 in the latch 25 using the latch signal ADD, and makes it the address of its own card. This is the timing shown in e.

その後、スレーブカード2.はアドレス割付けの全ての
動作が終了したのを確認したところで、ゲート信号GA
TEをハイレベルにする。これはfに示すタイミングで
ある。
After that, slave card 2. After confirming that all address assignment operations have been completed, the gate signal GA is
Set TE to high level. This is the timing shown in f.

ゲート信号GATEがハイレベルでしかもディジーチェ
イン信号DCIがハイレベルのとき、ディジーチェイン
信号DC2がハイレベルになる。
When the gate signal GATE is at a high level and the daisy chain signal DCI is at a high level, the daisy chain signal DC2 is at a high level.

これがgに示すタイミングである。This is the timing shown in g.

スレーブカード22は、ディジーチェイン信号DC2が
ハイレベルであることを確認すると、前述したa〜fに
示すタイミングの動作を繰返す。
When the slave card 22 confirms that the daisy chain signal DC2 is at a high level, it repeats the operations at the timings a to f described above.

以下、同様な動作が各スレーブカードで行なわれ、マス
タカード1は最後のスレーブカード2πのゲート22か
ら出る信号がハイレベルになったのを確認して、全スレ
ーブカードのアドレス割付けを終了する。
Thereafter, similar operations are performed on each slave card, and when the master card 1 confirms that the signal output from the gate 22 of the last slave card 2π has become high level, it completes address assignment for all slave cards.

なお、実施例ではディジーチェイン信号がマスタカード
へもどってきたことにより、全てのカードへアクセスが
完了したことを知る構成になっていたが、これ以外の方
法でアクセス完了を検知するようにしてもよい0例えば
、各スレーブカードに、アクセスされた際にアクノリッ
ジ信号をマスターカードに返す機能を付け、マスタカー
ドはディジーチェインによるアクセスを行う際に、アク
ノリッジ信号が返ってこなければ、全てのカードへのア
クセスが終了したと判断するようにしてもよい。
In addition, in the embodiment, when the daisy chain signal returns to the master card, it is known that access to all cards has been completed, but the completion of access can also be detected by other methods. Good 0 For example, each slave card is equipped with a function that returns an acknowledge signal to the master card when it is accessed, and the master card does not send an acknowledge signal to all cards when accessing by daisy chain. It may be determined that the access has ended.

く効果〉 本発明によれば、マスタカードをスレーブカードに対し
てディジーチェイン方式でアクセスさせ、アクセスの際
にスレーブカードにアドレスを割付けている。このこと
から、次の効果が得られる。
Effects> According to the present invention, the master card is allowed to access the slave card in a daisy chain manner, and an address is assigned to the slave card at the time of access. From this, the following effects can be obtained.

■ユーザは各マスタカードをいじってアドレス設定の操
作を行う必要がないため、カード基板をいためることが
ない。
■Since the user does not have to fiddle with each master card to set the address, there is no need to damage the card board.

■同じアドレスを重複して割付けるミスがなくなる。■No more mistakes in assigning the same address twice.

■ユーザがDIRスイッチをされれるような構成にする
必要がない。
■There is no need to configure the system so that the user can set the DIR switch.

■自動的にアドレスを割付けることができる。■Addresses can be automatically assigned.

■カード枚数が多くても容易にアドレスを割付けること
ができる。
■Addresses can be easily assigned even if there are many cards.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかる方法を実施するための装置の構
成例を示した図、第2図は第1図の装置の動作説明図で
ある。 1・・・マスタカード、21〜21・・・スレーブカー
ド、21・・・デイジー回路、22.24・・・ゲート
、23・・・記憶手段、25・・・ラッチ、3・・・デ
ータバス、4・・・アドレスバス、5.6・・・制御信
号線。
FIG. 1 is a diagram showing an example of the configuration of an apparatus for carrying out the method according to the present invention, and FIG. 2 is an explanatory diagram of the operation of the apparatus shown in FIG. 1. DESCRIPTION OF SYMBOLS 1... Master card, 21-21... Slave card, 21... Daisy circuit, 22.24... Gate, 23... Storage means, 25... Latch, 3... Data bus , 4... Address bus, 5.6... Control signal line.

Claims (1)

【特許請求の範囲】  1枚のマスタカードに複数枚のスレーブカードを接続
し、マスタカードはいずれかのスレーブカードのアドレ
スにアクセスすることによつてスレーブカードと通信す
るシステムにおいて、 前記マスタカードはディジーチェイン信号を用いて各ス
レーブカードにディジーチェイン方式でアクセスしてい
き、アクセスに応答したスレーブカードからはカードの
種類を示すIDデータを受取つてこのIDデータに対応
したアドレスをスレーブカードに書込み、ディジーチェ
イン信号がマスタカードに戻ってきたときまたはディジ
ーチェイン信号に対してスレーブカードがアクノリッジ
信号を返さなくなったところでスレーブカードへのアド
レス割付けを終了するアドレスの割付方法。
[Claims] In a system in which a plurality of slave cards are connected to one master card, and the master card communicates with the slave cards by accessing the address of any of the slave cards, the master card comprises: Each slave card is accessed in a daisy chain manner using a daisy chain signal, ID data indicating the type of card is received from the slave card that responded to the access, and an address corresponding to this ID data is written to the slave card. An address assignment method that ends address assignment to a slave card when the daisy chain signal returns to the master card or when the slave card no longer returns an acknowledge signal in response to the daisy chain signal.
JP63289577A 1988-11-16 1988-11-16 Address allocating method Pending JPH02135560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63289577A JPH02135560A (en) 1988-11-16 1988-11-16 Address allocating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63289577A JPH02135560A (en) 1988-11-16 1988-11-16 Address allocating method

Publications (1)

Publication Number Publication Date
JPH02135560A true JPH02135560A (en) 1990-05-24

Family

ID=17745038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63289577A Pending JPH02135560A (en) 1988-11-16 1988-11-16 Address allocating method

Country Status (1)

Country Link
JP (1) JPH02135560A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460855A (en) * 1990-06-29 1992-02-26 Okuma Mach Works Ltd Interface function automatic setting device
JP2010211582A (en) * 2009-03-11 2010-09-24 Mega Chips Corp Communication module, communication system, and sensor system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460855A (en) * 1990-06-29 1992-02-26 Okuma Mach Works Ltd Interface function automatic setting device
JP2010211582A (en) * 2009-03-11 2010-09-24 Mega Chips Corp Communication module, communication system, and sensor system

Similar Documents

Publication Publication Date Title
JPS63116258A (en) Data processing system
JPH02135560A (en) Address allocating method
JPS5960488A (en) Data writing unit for color graphic memory
JPS62126454A (en) Information processor
JPH0731523B2 (en) Programmable controller device
JPS62276643A (en) Memory control system
JP2000105261A (en) Electric component testing system
JPH04157556A (en) Identification number attaching system
JPH05282244A (en) Information processor
JP2003099386A (en) Common bus system
JPS5821734B2 (en) Direct memory access control method
JPS6029139B2 (en) Connection method between processing units
JP3211694B2 (en) Multiprocessor connection method
JPS63197251A (en) Information processor
JPH0562786B2 (en)
JP2754692B2 (en) Data processing device
JP2841432B2 (en) Data transfer device
JPS63289661A (en) Method for allocating address to input/output device
JPS6258356A (en) Dma controller
JPH02230481A (en) Microcomputer
JPH0764849A (en) Shared memory controller for processor
JPS63206855A (en) Data transmission equipment
JPH02148122A (en) Magnetic disk controller
JPS6324349A (en) Memory access device
JPH04156656A (en) Communication method between multi-cpu systems