JPS6112589B2 - - Google Patents
Info
- Publication number
- JPS6112589B2 JPS6112589B2 JP55088312A JP8831280A JPS6112589B2 JP S6112589 B2 JPS6112589 B2 JP S6112589B2 JP 55088312 A JP55088312 A JP 55088312A JP 8831280 A JP8831280 A JP 8831280A JP S6112589 B2 JPS6112589 B2 JP S6112589B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- synchronization signal
- synchronization
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
この発明は、複数のプロセツサを備えたマルチ
プロセツサ・システムに関する。
プロセツサ・システムに関する。
従来、この種のシステムとして第１図に示すよ
うなものがあつた。第１図において、同期信号発
生装置１は、同期信号S1と発生してこれをプロセ
ツサ２及び３に供給して両者を同期的に運転させ
る。このような運転により、プロセツサ２がプロ
セツサ３又はその逆をバツク・アツプする２重系
の処理システムが形成できる。しかし、故障が同
期信号発生装置１に発生したときは、例えばプロ
セツサ２，３が健全であつても、システム全体の
故障となる。
うなものがあつた。第１図において、同期信号発
生装置１は、同期信号S1と発生してこれをプロセ
ツサ２及び３に供給して両者を同期的に運転させ
る。このような運転により、プロセツサ２がプロ
セツサ３又はその逆をバツク・アツプする２重系
の処理システムが形成できる。しかし、故障が同
期信号発生装置１に発生したときは、例えばプロ
セツサ２，３が健全であつても、システム全体の
故障となる。
このように従来のマルチプロセツサ・システム
は、その共通部分に故障が発生すると、容易にシ
ステム全体の故障となる欠点があつた。
は、その共通部分に故障が発生すると、容易にシ
ステム全体の故障となる欠点があつた。
この発明は、前記のような従来技術の欠点を除
去するためになされたもので、同じような処理機
能を各プロセツサに分散してもたせると共に、相
互に同期信号を交換することにより同期運転を
し、各プロセツサにおいて入力される同期信号が
所定時限停止されたときは、当該の同期信号を供
給するプロセツサが故障をしたものとして他のプ
ロセツサの同期信号に切換えるようにすることに
より、信頼性の高いマルチプロセツサ・システム
を提供することを目的とする。
去するためになされたもので、同じような処理機
能を各プロセツサに分散してもたせると共に、相
互に同期信号を交換することにより同期運転を
し、各プロセツサにおいて入力される同期信号が
所定時限停止されたときは、当該の同期信号を供
給するプロセツサが故障をしたものとして他のプ
ロセツサの同期信号に切換えるようにすることに
より、信頼性の高いマルチプロセツサ・システム
を提供することを目的とする。
以下、この発明の一実施例を第２図について説
明する。第２図において、プロセツサ４，５は、
それぞれ同期信号S2，S3を発生して出力すると共
にこれらを入力している。そして、プロセツサ
４，５は、入力された同期信号S2，S3のいずれか
一方を選択すると共に、選択した例えば同期信号
S2が予め設定して所定時限Ｔ、入力されなくなつ
たときは、選択を同期信号S3に切換る機能を有す
る。
明する。第２図において、プロセツサ４，５は、
それぞれ同期信号S2，S3を発生して出力すると共
にこれらを入力している。そして、プロセツサ
４，５は、入力された同期信号S2，S3のいずれか
一方を選択すると共に、選択した例えば同期信号
S2が予め設定して所定時限Ｔ、入力されなくなつ
たときは、選択を同期信号S3に切換る機能を有す
る。
動作を説明する。プロセツサ４，５が同期信号
S2を選択して同期運転しているものとする。この
ような状態で、プロセツサ４に故障が生じ、同期
信号S2の出力が停止すると、プロセツサ４，５
は、同期信号S2を検出できず、所定時限Ｔを経過
したところで、同期信号S3に切換え、これに同期
する。
S2を選択して同期運転しているものとする。この
ような状態で、プロセツサ４に故障が生じ、同期
信号S2の出力が停止すると、プロセツサ４，５
は、同期信号S2を検出できず、所定時限Ｔを経過
したところで、同期信号S3に切換え、これに同期
する。
なお前記実施例ではプロセツサが２台であつた
が、第３図に示すように、３台のプロセツサ６，
７，８で構成し、それぞれ出力される同期信号
S4，S5，S6のいずれかに同期運転させてもよい。
が、第３図に示すように、３台のプロセツサ６，
７，８で構成し、それぞれ出力される同期信号
S4，S5，S6のいずれかに同期運転させてもよい。
以上のように、この発明によれば、各プロセツ
サに同期信号を発明させると共に、相互に交換し
てその一つを選択し、同期運転させたことによ
り、システムの一部の故障がシステム全体の故障
となるのを防ぐことができ、システムの信頼性を
向上できる。
サに同期信号を発明させると共に、相互に交換し
てその一つを選択し、同期運転させたことによ
り、システムの一部の故障がシステム全体の故障
となるのを防ぐことができ、システムの信頼性を
向上できる。
第１図は従来のマルチプロセツサ・システムの
ブロツク図、第２図はこの発明の一実施例による
マルチプロセツサ・システムのブロツク図、第３
図はこの発明の他の実施例によるブロツク図であ
る。 ２，３〜８……プロセツサ。なお、図中、同一
符号のものは同一部品を示す。
ブロツク図、第２図はこの発明の一実施例による
マルチプロセツサ・システムのブロツク図、第３
図はこの発明の他の実施例によるブロツク図であ
る。 ２，３〜８……プロセツサ。なお、図中、同一
符号のものは同一部品を示す。
Claims (1)
- １ 同期信号を発生する複数のプロセツサを有
し、このプロセツサで発生した同期信号を自己を
含む全プロセツサに入力させるように接続し、各
プロセツサにおいて前記同期信号の一つを選択し
て動作すると共に選択した前記同期信号が所定時
限連続して故障状態となつたときは他の前記同期
信号に選択を切換えるようにしたマルチプロセツ
サ・システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8831280A JPS5713567A (en) | 1980-06-27 | 1980-06-27 | Multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8831280A JPS5713567A (en) | 1980-06-27 | 1980-06-27 | Multiprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5713567A JPS5713567A (en) | 1982-01-23 |
| JPS6112589B2 true JPS6112589B2 (ja) | 1986-04-09 |
Family
ID=13939404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8831280A Granted JPS5713567A (en) | 1980-06-27 | 1980-06-27 | Multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5713567A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063633A (ja) * | 1983-09-16 | 1985-04-12 | Sanyo Electric Co Ltd | ディスクコントロ−ラのクロック制御回路 |
| JPS61260352A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | マルチプロセツサシステム |
| JPH07122812B2 (ja) * | 1987-12-29 | 1995-12-25 | 株式会社日立製作所 | 冗長化制御システム用同期装置 |
| JPH087602B2 (ja) * | 1988-11-24 | 1996-01-29 | 株式会社東芝 | 多重化制御装置 |
| JP3492655B2 (ja) | 2001-08-20 | 2004-02-03 | エヌイーシーシステムテクノロジー株式会社 | 電子機器 |
| JP4657802B2 (ja) * | 2005-05-19 | 2011-03-23 | 三菱電機株式会社 | ２重系制御システム |
| JP5267218B2 (ja) * | 2009-03-05 | 2013-08-21 | 富士通株式会社 | クロック供給方法及び情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114638A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Clock switching system |
-
1980
- 1980-06-27 JP JP8831280A patent/JPS5713567A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114638A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Clock switching system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5713567A (en) | 1982-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6121562A (ja) | 多重プロセツサ・システム用の故障許容同期装置 | |
| JPS6112589B2 (ja) | ||
| KR100237545B1 (ko) | 시디엠에이 시스템의 이중화 시간/주파수 발생장치 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| SU696607A2 (ru) | Резервированный делитель частоты | |
| SU945856A1 (ru) | Резервированный генератор импульсов | |
| SU1508214A1 (ru) | Резервируемое устройство | |
| JPH05297976A (ja) | クロック切替回路 | |
| SU739537A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
| SU550638A1 (ru) | Адаптивное резервированное устройство | |
| JP2588290B2 (ja) | データ入出力システム | |
| JPH0787625B2 (ja) | クロック信号選択回路 | |
| KR900007063B1 (ko) | 교환시스템에 있어서 망동기클럭 우선순위결정 선택회로 | |
| SU758582A1 (ru) | Резервированный генератор импульссов | |
| SU1190557A1 (ru) | Устройство дл управлени переключением резервных блоков | |
| SU411455A1 (ja) | ||
| SU1032602A1 (ru) | Трехканальное резервированное устройство | |
| SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
| SU1124458A1 (ru) | Резервированный генератор | |
| SU1173553A2 (ru) | Резервированный счетчик | |
| JPH1168529A (ja) | クロック切替装置およびクロック切替方法 | |
| JPH0236001B2 (ja) | Kurotsukumushundankirikaekairo | |
| JPH087602B2 (ja) | 多重化制御装置 | |
| JPS63271514A (ja) | クロツク信号の切り替え回路 | |
| JPS6277726A (ja) | 基準局交代方式 |