JPS61123566A - サ−マルプリンタ - Google Patents
サ−マルプリンタInfo
- Publication number
- JPS61123566A JPS61123566A JP59245756A JP24575684A JPS61123566A JP S61123566 A JPS61123566 A JP S61123566A JP 59245756 A JP59245756 A JP 59245756A JP 24575684 A JP24575684 A JP 24575684A JP S61123566 A JPS61123566 A JP S61123566A
- Authority
- JP
- Japan
- Prior art keywords
- head
- circuit
- thermal
- current
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータ等の出力データを印字するプリン
タに係り、特に感熱紙を加熱して熱変化させ印字するサ
ーマルプリンタに関する。
タに係り、特に感熱紙を加熱して熱変化させ印字するサ
ーマルプリンタに関する。
サーマルプリンタはドツトインパクトプリンタ等と比較
して動作時に発生する音が小さく、動作が静かなプリン
タとして各方面のコンピュータ等の出力装置として用い
られている。
して動作時に発生する音が小さく、動作が静かなプリン
タとして各方面のコンピュータ等の出力装置として用い
られている。
従来、大きなドツトによって印字するプリンタにおいて
は１発熱体すなわち抵抗体はドツトに対応して大きなも
のでよく、抵抗体が断となることは少なかった。また断
となり１個の抵抗体が発熱しなくなった場合にも簡単に
印字結果の目視によってそれを発見することが可能であ
った。
は１発熱体すなわち抵抗体はドツトに対応して大きなも
のでよく、抵抗体が断となることは少なかった。また断
となり１個の抵抗体が発熱しなくなった場合にも簡単に
印字結果の目視によってそれを発見することが可能であ
った。
従来、サーマルプリンタにおいて多量のデータ等を出力
する時には、たえず印字結果を見ていることはなく、多
量のデータを出力完了した後にヘッド切れの有無を気付
いた場合等の時には、プリンタを修理した後や他のプリ
ンタに交換した後に再度はじめからデータ出力しなおさ
なくてはならないという問題を有していた。
する時には、たえず印字結果を見ていることはなく、多
量のデータを出力完了した後にヘッド切れの有無を気付
いた場合等の時には、プリンタを修理した後や他のプリ
ンタに交換した後に再度はじめからデータ出力しなおさ
なくてはならないという問題を有していた。
一方、現在高精度なプリンタが要求され、前述した各文
字等を構成するドツトも微小なものとなってきている。
字等を構成するドツトも微小なものとなってきている。
このため、抵抗体も断線することが多くなり、またその
数も増加するのでさらに断線が発生することが増大して
いる。しかしながら。
数も増加するのでさらに断線が発生することが増大して
いる。しかしながら。
例えばＩＲあたり８ドツトや１６ドツトとドツトの大き
さが微小となるので、これらのドツトが１個ぬけたこと
を検出することは困難となってきている。特に１ライン
状にならんだライン形ヘッドの場合には１個が断線して
も、印字文字等の品質が全体的に低下するだけであり、
オペレータ等はそれに気付かずに出力してしまうという
問題が発生している。
さが微小となるので、これらのドツトが１個ぬけたこと
を検出することは困難となってきている。特に１ライン
状にならんだライン形ヘッドの場合には１個が断線して
も、印字文字等の品質が全体的に低下するだけであり、
オペレータ等はそれに気付かずに出力してしまうという
問題が発生している。
本発明の特徴としたところは、サーマルへラドとサーマ
ルヘッドの抵抗体に電流を流すヘッド駆動回路を有し、
前記サーマルヘッドに電流を流すことによって前記サー
マルヘッドを発熱させ、前記サーマルヘッドに接してい
る感熱紙を加熱して熱変化させて印字するプリンタにお
いて、前記サーマルヘッドの抵抗体の電圧値あるいは電
流値を検出するセンス回路と、ヘッドの断線を検出する
ヘッド切れ検知回路と、前記センス回路とヘッド切れ検
知回路とを制御する制御回路を設けたことを特徴とした
サーマルプリ、ンタを提供することにある。
ルヘッドの抵抗体に電流を流すヘッド駆動回路を有し、
前記サーマルヘッドに電流を流すことによって前記サー
マルヘッドを発熱させ、前記サーマルヘッドに接してい
る感熱紙を加熱して熱変化させて印字するプリンタにお
いて、前記サーマルヘッドの抵抗体の電圧値あるいは電
流値を検出するセンス回路と、ヘッドの断線を検出する
ヘッド切れ検知回路と、前記センス回路とヘッド切れ検
知回路とを制御する制御回路を設けたことを特徴とした
サーマルプリ、ンタを提供することにある。
サーマルヘッドとサーマルヘッドの抵抗体に電流を流す
ヘッド駆動回路を有し、前記サーマルヘッドを発熱させ
、前記サーマルヘッドに接している感熱紙を加熱して熱
変化させて印字するプリンタにおいて、非プリント動作
時に制御回路の制御によってヘッド駆動回路はサーマル
へラドに感熱紙に印字しない微少あるいは微少時間電流
を流すように動作し、この時に前記電流が流れているか
否かを電圧あるいは電流によってヘッド切れ検知回路は
検出して、サーマルへラドが正常動作しているか、否か
を判別する。
ヘッド駆動回路を有し、前記サーマルヘッドを発熱させ
、前記サーマルヘッドに接している感熱紙を加熱して熱
変化させて印字するプリンタにおいて、非プリント動作
時に制御回路の制御によってヘッド駆動回路はサーマル
へラドに感熱紙に印字しない微少あるいは微少時間電流
を流すように動作し、この時に前記電流が流れているか
否かを電圧あるいは電流によってヘッド切れ検知回路は
検出して、サーマルへラドが正常動作しているか、否か
を判別する。
第１図（ａ）はサーマルへラドの電流を検出するセンス
回路図、第１図（ｂｌはそのセンス回路の制御回路の回
路構成図である。サーマルヘッド１の共通線は電流セン
サ２を介して電圧■８なる駆動電源に接続されている。
回路図、第１図（ｂｌはそのセンス回路の制御回路の回
路構成図である。サーマルヘッド１の共通線は電流セン
サ２を介して電圧■８なる駆動電源に接続されている。
他端は後述する駆動回路の各ドライバの出力に接続され
ている。電圧センサ２の出力はセンスアンプ３を介して
コンパレータ４に加わり、コンパレータ４より電流検出
信号り。
ている。電圧センサ２の出力はセンスアンプ３を介して
コンパレータ４に加わり、コンパレータ４より電流検出
信号り。
Ｈのディジタル信号としてヘッド切れ検知回路５に加わ
る。電流センサ２は例えば微少抵抗により成り、サーマ
ルヘッドに流れる電流値によってその出力電圧が変化す
る。
る。電流センサ２は例えば微少抵抗により成り、サーマ
ルヘッドに流れる電流値によってその出力電圧が変化す
る。
例えば、駆動すべきサーマルヘッド１の抵抗体が断線し
ている時には電流は流れないのでセンサ２の抵抗による
電圧降下は生じず、センスアンプ３には駆動電源電圧■
８が加わる。断線していない場合には駆動電流によって
センサ２の抵抗に電圧降下が生じその分電源電圧■８よ
り低下した電圧がセンスアンプに加わる。コンパレータ
４はセンサ２より発生し、増幅された電圧が特定の電圧
以上であるか否かを比較する回路であり、その特定の電
圧はセンサ２の抵抗が断線している時のセンスアンプ３
の出力電圧と断線していない時のセンスアンプ３の出力
電圧の中間に設定されている。
ている時には電流は流れないのでセンサ２の抵抗による
電圧降下は生じず、センスアンプ３には駆動電源電圧■
８が加わる。断線していない場合には駆動電流によって
センサ２の抵抗に電圧降下が生じその分電源電圧■８よ
り低下した電圧がセンスアンプに加わる。コンパレータ
４はセンサ２より発生し、増幅された電圧が特定の電圧
以上であるか否かを比較する回路であり、その特定の電
圧はセンサ２の抵抗が断線している時のセンスアンプ３
の出力電圧と断線していない時のセンスアンプ３の出力
電圧の中間に設定されている。
尚、コンパレータ４は電圧比較の反転結果を出力するも
のであるので、サーマルヘッド１の抵抗体が断線してい
る時、あるいはサーマルヘッドが駆動されていない時（
コンパレータに特定の電圧以上が加わる時）にはその出
力はＬレベルとなる。
のであるので、サーマルヘッド１の抵抗体が断線してい
る時、あるいはサーマルヘッドが駆動されていない時（
コンパレータに特定の電圧以上が加わる時）にはその出
力はＬレベルとなる。
その逆にサーマルヘッドが駆動され、さらに抵抗体が正
常の時（コンパレータに特定の電圧以下が加わる時）に
はＨレベルとなる。
常の時（コンパレータに特定の電圧以下が加わる時）に
はＨレベルとなる。
前記の電流検出は、サーマルヘッドの共通線が駆動電源
に接続され、後述する駆動回路のドライバによって接地
して電流を流す場合であるが、この逆にサーマルヘラ・
ドの共通線を接地し、駆動回路より電圧を印加する場合
にはセンサは点線に示す回路２′となる。
に接続され、後述する駆動回路のドライバによって接地
して電流を流す場合であるが、この逆にサーマルヘラ・
ドの共通線を接地し、駆動回路より電圧を印加する場合
にはセンサは点線に示す回路２′となる。
前述の第１図（ａ）は単なる電流検出用のセンス回路で
あり、全く駆動されていない場合や、目的のサーマルヘ
ッド１の抵抗体が駆動されていない時にはその出力信号
は意味を有さない。これを制御し、複数のサーマルヘッ
ド１の抵抗体のそれぞれの断線の有無を検出するのが第
１図（ｂｌに示すヘッド切れ検知回路５である。マイク
ロプロセッサＭＰＵのたとえばパスラインに接続された
プリンタ制御回路６はパスラインより加わる信号によっ
てイネーブル信号Ｅ１〜Ｅ３． ランチ信号ＲＣ，シ
フトクロックの信号ＳＣシリアルデータＳＤをオアゲー
トＯＲ１〜ＯＲ６に出力する。
あり、全く駆動されていない場合や、目的のサーマルヘ
ッド１の抵抗体が駆動されていない時にはその出力信号
は意味を有さない。これを制御し、複数のサーマルヘッ
ド１の抵抗体のそれぞれの断線の有無を検出するのが第
１図（ｂｌに示すヘッド切れ検知回路５である。マイク
ロプロセッサＭＰＵのたとえばパスラインに接続された
プリンタ制御回路６はパスラインより加わる信号によっ
てイネーブル信号Ｅ１〜Ｅ３． ランチ信号ＲＣ，シ
フトクロックの信号ＳＣシリアルデータＳＤをオアゲー
トＯＲ１〜ＯＲ６に出力する。
さらに、プリンタ制御回路６は印字信号Ｗをヘッド切れ
検知回路５に出力している。ヘッド切れ検知回路５は印
字信号ＷがＨの時すなわち印字状態の時には全てのオア
ゲートＯＲ１〜ＯＲ６にＬを出力するので、この状態に
おいてはプリンタ制御回路６の各出力信号（イネーブル
信号Ｅ＋〜Ｅ３． ランチ信号ＲＣ，シフトクロック
信号ＳＣシリアルデータＳＤ）はオアゲートＯＲＩ〜Ｏ
Ｒ６を介して駆動回路に加わる。
検知回路５に出力している。ヘッド切れ検知回路５は印
字信号ＷがＨの時すなわち印字状態の時には全てのオア
ゲートＯＲ１〜ＯＲ６にＬを出力するので、この状態に
おいてはプリンタ制御回路６の各出力信号（イネーブル
信号Ｅ＋〜Ｅ３． ランチ信号ＲＣ，シフトクロック
信号ＳＣシリアルデータＳＤ）はオアゲートＯＲＩ〜Ｏ
Ｒ６を介して駆動回路に加わる。
一方、プリンタ制御回路６は印字信号がＬの時すなわち
、印字状態でない時にはオアゲートＯＲ１〜ＯＲ６には
Ｌを出力し、ヘッド切れ検知回路５の各出力信号がオア
ゲートＯＲ１〜ＯＲ６を介してイネーブル信号Ｅ１〜Ｅ
ｅｌ、 ランチ信号ＲＣ。
、印字状態でない時にはオアゲートＯＲ１〜ＯＲ６には
Ｌを出力し、ヘッド切れ検知回路５の各出力信号がオア
ゲートＯＲ１〜ＯＲ６を介してイネーブル信号Ｅ１〜Ｅ
ｅｌ、 ランチ信号ＲＣ。
シフトクロック信号ＳＣ，シリアルデータＳＤとして出
力される。すなわち、印字信号ＷがＨの時には通常の印
字動作であるのでヘッド切れ検知回路５は動作せず、駆
動回路には通常の印字動作における信号が加わり、Ｌの
時には印字動作ではないので、ヘッド切れ検知の回路５
が動作し、ヘッド１の断線検知処理信号を出力する。
力される。すなわち、印字信号ＷがＨの時には通常の印
字動作であるのでヘッド切れ検知回路５は動作せず、駆
動回路には通常の印字動作における信号が加わり、Ｌの
時には印字動作ではないので、ヘッド切れ検知の回路５
が動作し、ヘッド１の断線検知処理信号を出力する。
第２図はサーマルヘッドを駆動する駆動回路の回路図で
あり、第３図は加わる信号のタイムチャート図である。
あり、第３図は加わる信号のタイムチャート図である。
シフトレジスタ７はシリアルデータＳＤが加わりシフト
クロックのＳＣによって順次シフトする。例えば１００
段のシフトレジスタであり、パラレル出力を有する。こ
のパラレル出力はランチレジスタ８に加わり、ランチレ
ジスタ８はランチ信号ＲＣの例えば立上りによってデー
タを格納する。
クロックのＳＣによって順次シフトする。例えば１００
段のシフトレジスタであり、パラレル出力を有する。こ
のパラレル出力はランチレジスタ８に加わり、ランチレ
ジスタ８はランチ信号ＲＣの例えば立上りによってデー
タを格納する。
結果的にはこのランチ信号ＲＣによってシリアルデータ
ＳＤがパラレルデータとなってラッチレジスタ８よりア
ントゲ−・）ＡＮＤＬ〜ＡＮＤ１００にそれぞれ加わる
。アンドゲートＡＮＤＩ〜ＡＮＤ １００には他にイネ
ーブル信号Ｅ１が加わっており、この信号によってアン
ドゲートがオン、オフする。イネーブル信号Ｅ１がＨレ
ベルの時にはアンドゲートＡＮＤ １〜ＡＮＤ １００
がオンとなり、前述したラッチレジスタ８に格納された
データをインバータに出力する。一方、イネーブル信号
Ｅ１がＬの時には、アントゲ−ＦＡＮＤ１〜ＡＮＤ １
００がオフとなってその出力は全てＬとなる。アンドゲ
ートＡＮＤＩ〜ＡＮＤ １００の出力がそれぞれ加わる
インパーク１１〜１７Ｄｏはたとえばオープンコレクタ
を出力に有するドライバ用のインバータであり、入力に
Ｈが加わると出力用のトランジスタがオンとなって対応
するヘッドの抵抗体Ｒ１〜Ｒ１゜。の一方を接地レベル
とした。
ＳＤがパラレルデータとなってラッチレジスタ８よりア
ントゲ−・）ＡＮＤＬ〜ＡＮＤ１００にそれぞれ加わる
。アンドゲートＡＮＤＩ〜ＡＮＤ １００には他にイネ
ーブル信号Ｅ１が加わっており、この信号によってアン
ドゲートがオン、オフする。イネーブル信号Ｅ１がＨレ
ベルの時にはアンドゲートＡＮＤ １〜ＡＮＤ １００
がオンとなり、前述したラッチレジスタ８に格納された
データをインバータに出力する。一方、イネーブル信号
Ｅ１がＬの時には、アントゲ−ＦＡＮＤ１〜ＡＮＤ １
００がオフとなってその出力は全てＬとなる。アンドゲ
ートＡＮＤＩ〜ＡＮＤ １００の出力がそれぞれ加わる
インパーク１１〜１７Ｄｏはたとえばオープンコレクタ
を出力に有するドライバ用のインバータであり、入力に
Ｈが加わると出力用のトランジスタがオンとなって対応
するヘッドの抵抗体Ｒ１〜Ｒ１゜。の一方を接地レベル
とした。
抵抗体Ｒ１〜Ｒ１゜。の他方は共通に電圧■８なる駆動
電源に接続されているのでオンとなったトランジスタに
接続されている抵抗に電流が流れ発熱する。尚、この抵
抗体の発熱は前述したことから明確なようにイネーブル
信号Ｅ１がＨレベルの時のみラッチレジスタ８にＨレベ
ルが格納されたビットに対応している。図示しないが、
ヘッドには感熱紙が接しているので、この抵抗体の位置
に対応した所が感熱して黒となり印字される。第３図に
示したタイムチャートは通常のプリント動作すなわち、
印字信号がＨの場合である。
電源に接続されているのでオンとなったトランジスタに
接続されている抵抗に電流が流れ発熱する。尚、この抵
抗体の発熱は前述したことから明確なようにイネーブル
信号Ｅ１がＨレベルの時のみラッチレジスタ８にＨレベ
ルが格納されたビットに対応している。図示しないが、
ヘッドには感熱紙が接しているので、この抵抗体の位置
に対応した所が感熱して黒となり印字される。第３図に
示したタイムチャートは通常のプリント動作すなわち、
印字信号がＨの場合である。
第４図はヘッド切れ検知回路５の具体的構成を示すもの
である。すなわち印字信号がプリンタ制御回路６からク
ロック発生回路１０に印加されると、シフト用クロック
ＳＣと検知用クロックとを発生する。シフト用クロック
ＳＣは、初期データをシフトするためのシフトクロック
として使用される。シフトカウント回路１１は、ｔｏｏ
ｔｍのシフトクロックを送出して、終了信号をタイミン
グ回路１２に送出する。タイミング回路１２は印字信号
を受けとって、カウントデータをシリアルデータ回路１
３に送出するとともに、他の出力をシフトカウント回路
１１からのシフトクロックＳＣとともにオア回路１４に
送出する。シリアルデータ回路１３はシフトカウント回
路１１より送出されるシフトクロック５０１００個中任
意の１ （ＩＩにシリアルデータＳＤを同期して送出す
る回路である。これにより初期状態における検知ビット
が指定される。この検知ビット指定は、タイミング回路
１２より送出されるカウントデータによる。このカウン
トデータは、前回検知途中で終ったビット位置データで
あり、タイミング回路１２により保持される。タイミン
グ回路１２は、シフトカウント回路１１の終了信号によ
り動作を開始する。この動作は、検知用クロ・ツクを基
本として、ラッチ信号ＲＣ，イネーブル信号Ｅｌ、 シ
フトクロックＳＣ等を発生する。電流検出信号は、イネ
ーブル信号Ｅ１と同期しているため、アンド回路１５に
て両信号のＡＮＤをとってヘッド切れ信号Ｈ３としてプ
リンタ制御回路６に送出する。
である。すなわち印字信号がプリンタ制御回路６からク
ロック発生回路１０に印加されると、シフト用クロック
ＳＣと検知用クロックとを発生する。シフト用クロック
ＳＣは、初期データをシフトするためのシフトクロック
として使用される。シフトカウント回路１１は、ｔｏｏ
ｔｍのシフトクロックを送出して、終了信号をタイミン
グ回路１２に送出する。タイミング回路１２は印字信号
を受けとって、カウントデータをシリアルデータ回路１
３に送出するとともに、他の出力をシフトカウント回路
１１からのシフトクロックＳＣとともにオア回路１４に
送出する。シリアルデータ回路１３はシフトカウント回
路１１より送出されるシフトクロック５０１００個中任
意の１ （ＩＩにシリアルデータＳＤを同期して送出す
る回路である。これにより初期状態における検知ビット
が指定される。この検知ビット指定は、タイミング回路
１２より送出されるカウントデータによる。このカウン
トデータは、前回検知途中で終ったビット位置データで
あり、タイミング回路１２により保持される。タイミン
グ回路１２は、シフトカウント回路１１の終了信号によ
り動作を開始する。この動作は、検知用クロ・ツクを基
本として、ラッチ信号ＲＣ，イネーブル信号Ｅｌ、 シ
フトクロックＳＣ等を発生する。電流検出信号は、イネ
ーブル信号Ｅ１と同期しているため、アンド回路１５に
て両信号のＡＮＤをとってヘッド切れ信号Ｈ３としてプ
リンタ制御回路６に送出する。
第５図には印字信号がＨ，Ｌと変化した場合のタイムチ
ャートである。区間Ｐ＋は前述した通常の印字動作が２
ライン分実行された場合であり。
ャートである。区間Ｐ＋は前述した通常の印字動作が２
ライン分実行された場合であり。
当然ながら印字信号がＨとなっている。そして区間ＨＣ
Ｉにおいて印字信号ＷはＬレベルとなり。
Ｉにおいて印字信号ＷはＬレベルとなり。
ヘッド切れ検出回路より必要とされる各信号が出力され
る。区間Ｐ１においてはシフトクロックが１００クロッ
クＳＣ＋〜ＳＣ，、に同期してシリアルデータＳＤがそ
れぞれ加わるが、この場合にまずシフトクロックＳＣ＋
〜５Ｃｓ９の時にシリアルデータＳＤはＬとなる。そし
てシフトクロックｓ ｃｒｏｐの時にＨとなる。
る。区間Ｐ１においてはシフトクロックが１００クロッ
クＳＣ＋〜ＳＣ，、に同期してシリアルデータＳＤがそ
れぞれ加わるが、この場合にまずシフトクロックＳＣ＋
〜５Ｃｓ９の時にシリアルデータＳＤはＬとなる。そし
てシフトクロックｓ ｃｒｏｐの時にＨとなる。
このデータによってシフトレジスタの最後位ビットがＨ
となり他のビットはＬとなり、ラッチ信号ＰＣＩ’によ
って与ツチレジスタ８に格納される。ランチレジスタ８
に格納された後にイネーブル信号Ｅｌ−Ｅ３がＨ（Ｅ＋
＋、Ｅ＋ ２．２＋ ３）となり１例えばＥｌが加わ
っている第２図に示したインバータ１１〜ｌ１００のう
ちのインバータ１１にのみＨが加わり、他のインバータ
１２〜ＩＩ（１０にはＬが加わる。よってヘッドの抵抗
体Ｒ１に電流が流れ他の抵抗体には電流が流れない。こ
の時ヘッド切れ検知回路５は電流検出信号が入力するか
否かを判別する。入力した時には正常であるとしてヘッ
ド切れ信号Ｈ３をＬにしプリンタ制御回路６に出力する
。ヘッド切れ検知回路が動作している時にはそれぞれ発
生するイネーブル信号Ｅ１１゜Ｅ２１．Ｅ３１は通常の
イネーブル信号に比べてはるかにそのパルス幅は短く、
抵抗体を発熱させ。
となり他のビットはＬとなり、ラッチ信号ＰＣＩ’によ
って与ツチレジスタ８に格納される。ランチレジスタ８
に格納された後にイネーブル信号Ｅｌ−Ｅ３がＨ（Ｅ＋
＋、Ｅ＋ ２．２＋ ３）となり１例えばＥｌが加わ
っている第２図に示したインバータ１１〜ｌ１００のう
ちのインバータ１１にのみＨが加わり、他のインバータ
１２〜ＩＩ（１０にはＬが加わる。よってヘッドの抵抗
体Ｒ１に電流が流れ他の抵抗体には電流が流れない。こ
の時ヘッド切れ検知回路５は電流検出信号が入力するか
否かを判別する。入力した時には正常であるとしてヘッ
ド切れ信号Ｈ３をＬにしプリンタ制御回路６に出力する
。ヘッド切れ検知回路が動作している時にはそれぞれ発
生するイネーブル信号Ｅ１１゜Ｅ２１．Ｅ３１は通常の
イネーブル信号に比べてはるかにそのパルス幅は短く、
抵抗体を発熱させ。
感熱紙が反応する温度にはいたらないためこのイネーブ
ル信号によって感熱紙がたとえば黒に変化することはな
い。この動作によって抵抗体Ｒ＋が断線しているか否か
の検出が終了する。この動作が終了した時に印字信号Ｗ
がまだしの時にはヘッド切れ検知回路５はさらにシフト
クロック信号を１パルス出力し、さらにラッチ信号ＲＣ
を１パルス出力する。このそれぞれの１パルスの印加に
よってシフトレジスタ７並びにラッチレジスタ８には最
後位より２ビツト目にＨレベルが格納されたことになり
、イネーブル信号Ｅ１２〜Ｅ３２によって再度次の抵抗
体の断線検出がなされる。前述した動作は印字信号Ｗが
Ｈとなるまで順次繰り返される。第４図の区間ＨＣ＋に
おいては抵抗体Ｒ＋〜Ｒ３の３個断線検知処理がなされ
たことになる。
ル信号によって感熱紙がたとえば黒に変化することはな
い。この動作によって抵抗体Ｒ＋が断線しているか否か
の検出が終了する。この動作が終了した時に印字信号Ｗ
がまだしの時にはヘッド切れ検知回路５はさらにシフト
クロック信号を１パルス出力し、さらにラッチ信号ＲＣ
を１パルス出力する。このそれぞれの１パルスの印加に
よってシフトレジスタ７並びにラッチレジスタ８には最
後位より２ビツト目にＨレベルが格納されたことになり
、イネーブル信号Ｅ１２〜Ｅ３２によって再度次の抵抗
体の断線検出がなされる。前述した動作は印字信号Ｗが
Ｈとなるまで順次繰り返される。第４図の区間ＨＣ＋に
おいては抵抗体Ｒ＋〜Ｒ３の３個断線検知処理がなされ
たことになる。
そして区間Ｐ２では印字信号ＷがＨとなるので再度前述
した印字処理がなされる。尚９区間Ｐ２では１ライン分
の印字処理となる。そして区間ＨＣ２において再度、印
字信号ＷがＬとなり、抵抗体の検知処理が繰り返される
。
した印字処理がなされる。尚９区間Ｐ２では１ライン分
の印字処理となる。そして区間ＨＣ２において再度、印
字信号ＷがＬとなり、抵抗体の検知処理が繰り返される
。
尚、再度印字信号ＷがＬとなった時にはシフトレジスタ
７には直前に印字したデータが格納されているので再度
次にチェックすべき抵抗体の位置にＨが格納されるよう
にシフトクロ・ツクＳＣに対応してシリアルデータがヘ
ッド切れ検知回路５より発生する。第４図の例において
は第４番目の抵抗体をチェックするため、シフトクロ・
ツクＳＣ＋〜ＳＣ９ａ、ＳＣｓ ｅ〜ＳＣ，。、の時に
シリアルデータＳＤをＬとしシフトクロック５Ｃ９７の
時のみシリアルデータＳＤをＨとした。これによって第
４番目のビットにＨ値にはＬがシフトレジスタ７に格納
される。そして前述動作と同様にランチ信号ＲＣ４’に
よってランチレジスタ８に格納し。
７には直前に印字したデータが格納されているので再度
次にチェックすべき抵抗体の位置にＨが格納されるよう
にシフトクロ・ツクＳＣに対応してシリアルデータがヘ
ッド切れ検知回路５より発生する。第４図の例において
は第４番目の抵抗体をチェックするため、シフトクロ・
ツクＳＣ＋〜ＳＣ９ａ、ＳＣｓ ｅ〜ＳＣ，。、の時に
シリアルデータＳＤをＬとしシフトクロック５Ｃ９７の
時のみシリアルデータＳＤをＨとした。これによって第
４番目のビットにＨ値にはＬがシフトレジスタ７に格納
される。そして前述動作と同様にランチ信号ＲＣ４’に
よってランチレジスタ８に格納し。
イネーブル信号Ｅ＋ａ〜Ｅ３４によって短時間において
抵抗体Ｒ４に電流を流して抵抗体の断線をチェックする
。第４図においては第４番目すなわち抵抗体Ｒ４が断線
しているため、コンパレータ４より出力される電流検出
信号はＬとなり、ヘッド切れ検知回路５はこのＬレベル
を検出してヘッド切れ信号Ｈ３をＨとしてプリンタ制御
回路６に検出結果を出力する。第４番目において正常で
ある時には、前述した動作を印字信号ＷがＬとなるたび
に繰り返し行い、抵抗体の断線チェックを順次繰り返す
。
抵抗体Ｒ４に電流を流して抵抗体の断線をチェックする
。第４図においては第４番目すなわち抵抗体Ｒ４が断線
しているため、コンパレータ４より出力される電流検出
信号はＬとなり、ヘッド切れ検知回路５はこのＬレベル
を検出してヘッド切れ信号Ｈ３をＨとしてプリンタ制御
回路６に検出結果を出力する。第４番目において正常で
ある時には、前述した動作を印字信号ＷがＬとなるたび
に繰り返し行い、抵抗体の断線チェックを順次繰り返す
。
プリンタ制御回路６は前述したヘッド切れ信号Ｈ３を常
に受信しており、Ｈが入力した時にはプロセッサＭＰＵ
にたとえば割込信号を出力してブリンクの印字が正常で
ないことを通知する。
に受信しており、Ｈが入力した時にはプロセッサＭＰＵ
にたとえば割込信号を出力してブリンクの印字が正常で
ないことを通知する。
前述の説明においてはイネーブル信号を短時間にして印
字しないようにし、抵抗体の断線を検知しているが、こ
れに限らず１例えば印字信号がＬの時には駆動電源電圧
を低下させることによって抵抗体に流れる電流を微少に
して断線検知を行うことも可能である。
字しないようにし、抵抗体の断線を検知しているが、こ
れに限らず１例えば印字信号がＬの時には駆動電源電圧
を低下させることによって抵抗体に流れる電流を微少に
して断線検知を行うことも可能である。
以上述べたように本発明はプリンタが印字動作゛でない
時に印字されない程度の微少電流あるいは微小時間の電
流を流すことによってヘッドの抵抗体の断線等を検出す
るものであり１本発明によれば自動的に抵抗体の断線が
検出できるので断線による印字品質の低下を防止するこ
とができ、さらに目視等の工程をも省略することができ
る。さらに、印字動作の途中で順次検知しているので、
多量のデータ等の出力の後に印字不良を検出して修理等
の後に再度印字するようなことを防止することができる
。
時に印字されない程度の微少電流あるいは微小時間の電
流を流すことによってヘッドの抵抗体の断線等を検出す
るものであり１本発明によれば自動的に抵抗体の断線が
検出できるので断線による印字品質の低下を防止するこ
とができ、さらに目視等の工程をも省略することができ
る。さらに、印字動作の途中で順次検知しているので、
多量のデータ等の出力の後に印字不良を検出して修理等
の後に再度印字するようなことを防止することができる
。
第１図（ａｌ、 （ｂｌはサーマルヘッドの電流を検出
するセンス回路図及びその制御回路。 第２図はサーマルヘッドを駆動する駆動回路図。 第３図は第２図の回路図のタイミングチャート。 第４図は、第１図（ｂｌにおいて、ヘッド切れ検知回路
の具体的構成図。 第５図は第１図（ｂ）の回路図において印字信号がＨ，
Ｌに変化した場合のタイムチャートである。 ５・・・ヘッド切れ検知回路。 ６・・・プリンタ制御回路。 ＯＲＩ、ＯＲ２，ＯＲ３，ＯＲａ、ＯＲ５゜ＯＲ６・・
・オア回路。 ７・・・シフトレジスタ。 ８・・・ランチレジスタ。
するセンス回路図及びその制御回路。 第２図はサーマルヘッドを駆動する駆動回路図。 第３図は第２図の回路図のタイミングチャート。 第４図は、第１図（ｂｌにおいて、ヘッド切れ検知回路
の具体的構成図。 第５図は第１図（ｂ）の回路図において印字信号がＨ，
Ｌに変化した場合のタイムチャートである。 ５・・・ヘッド切れ検知回路。 ６・・・プリンタ制御回路。 ＯＲＩ、ＯＲ２，ＯＲ３，ＯＲａ、ＯＲ５゜ＯＲ６・・
・オア回路。 ７・・・シフトレジスタ。 ８・・・ランチレジスタ。
Claims (2)
- （１）サーマルヘッドとサーマルヘッドの抵抗体に電流
を流すヘッド駆動回路を有し、前記サーマルヘッドに電
流を流すことによって前記サーマルヘッドを発熱させ、
前記サーマルヘッドに接している感熱紙を加熱して熱変
化させて印字するプリンタにおいて、前記サーマルヘッ
ドの抵抗体の電圧値あるいは電流値を検出するセンス回
路と、ヘッドの断線を検出するヘッド切れ検知回路と、
前記センス回路とヘッド切れ検知回路とを制御する制御
回路を設けたことを特徴としたサーマルプリンタ。 - （２）前記制御回路は非プリント動作時に前記サーマル
ヘッドに感熱紙に印字しない微少電流あるいは微少時間
の電流の少なくとも一方を流し、前記ヘッド切れ検知回
路は前記電流あるいは電圧を検出することを特徴とした
特許請求の範囲第１項記載のサーマルプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245756A JPS61123566A (ja) | 1984-11-20 | 1984-11-20 | サ−マルプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245756A JPS61123566A (ja) | 1984-11-20 | 1984-11-20 | サ−マルプリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123566A true JPS61123566A (ja) | 1986-06-11 |
Family
ID=17138329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245756A Pending JPS61123566A (ja) | 1984-11-20 | 1984-11-20 | サ−マルプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123566A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4813802A (en) * | 1986-09-04 | 1989-03-21 | Alcatel Business Systems Ltd. | Device for verifying if thermal printer is operating correctly |
| JPH02208052A (ja) * | 1989-02-08 | 1990-08-17 | Canon Inc | 液体噴射記録装置 |
| JPH08169132A (ja) * | 1994-12-20 | 1996-07-02 | Nec Data Terminal Ltd | サーマルヘッド装置 |
| US6709083B2 (en) * | 2001-01-12 | 2004-03-23 | Cyber Graphics Corporation | Print control device and method of printing using the device |
-
1984
- 1984-11-20 JP JP59245756A patent/JPS61123566A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4813802A (en) * | 1986-09-04 | 1989-03-21 | Alcatel Business Systems Ltd. | Device for verifying if thermal printer is operating correctly |
| JPH02208052A (ja) * | 1989-02-08 | 1990-08-17 | Canon Inc | 液体噴射記録装置 |
| JPH08169132A (ja) * | 1994-12-20 | 1996-07-02 | Nec Data Terminal Ltd | サーマルヘッド装置 |
| US6709083B2 (en) * | 2001-01-12 | 2004-03-23 | Cyber Graphics Corporation | Print control device and method of printing using the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167407B1 (ko) | 열 헤드 장치 | |
| EP0217043B1 (en) | Thermal print head heating circuit fault detection device | |
| EP0072224B1 (en) | A device for checking the printing circuit of a thermal printer | |
| JPS61123566A (ja) | サ−マルプリンタ | |
| JP2557049B2 (ja) | サーマル・プリンタの印字方法 | |
| JP2993441B2 (ja) | サーマルラインプリンタの駆動方法 | |
| US7582849B2 (en) | Thermal head, driving method and thermal head drive circuit | |
| JP2000185424A (ja) | サーマルプリンタ履歴制御方法 | |
| JPH05261961A (ja) | サーマルヘッド駆動回路 | |
| JPS6092875A (ja) | サ−マルプリンタ | |
| JPS6315766A (ja) | 感熱記録ヘツドの保護装置 | |
| JP2573947B2 (ja) | サーマルヘッドの予熱装置 | |
| JP3078367B2 (ja) | サーマルプリンタ制御装置 | |
| JPS59109381A (ja) | インパクトプリンタの異常検出回路 | |
| JP2707591B2 (ja) | 印字ヘッドの異常検出装置 | |
| JPS6092876A (ja) | サ−マルプリンタ | |
| JP2833900B2 (ja) | サーマルヘッド装置 | |
| JP2001105646A (ja) | サーマルプリンタ | |
| JP2000309115A (ja) | サーマルプリンタ装置及びその駆動方法 | |
| JPH01135663A (ja) | サーマルヘッドの駆動方法 | |
| JPH07285234A (ja) | サーマルヘッド測定回路及びプリンタ | |
| JPH06227018A (ja) | サーマルヘッド駆動制御方法 | |
| JPH05212906A (ja) | 画像形成装置 | |
| JPH04296567A (ja) | プリンタ印字ヘッド焼損防止装置 | |
| JPS63302072A (ja) | 記録濃度補正装置 |