JPS61123165A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS61123165A JPS61123165A JP60226797A JP22679785A JPS61123165A JP S61123165 A JPS61123165 A JP S61123165A JP 60226797 A JP60226797 A JP 60226797A JP 22679785 A JP22679785 A JP 22679785A JP S61123165 A JPS61123165 A JP S61123165A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- ceramic
- ceramic board
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リードフレームの改良に関する。
LSI、IC等の半導体装置は、第1図に示すように、
少くなくともセラミック板1と、セラミック板1の一方
の表面の周辺に一端を固着し多端がセラミック板より遠
ざかる方向に延びる複数個のリード片2と、セラミック
板1の一方の表面の略中央に載置固着した半導体べVッ
ト3と、半導体ペレット3及びリード片2を相互−に接
続する以下余白 ボンディングワイヤ4とを具備し、セラミック板1上に
セラミックキャップをかぶせてベレット部を封止するよ
うになっている。かかる半導体装置は、額縁状の枠体と
枠体から内方向に延びる複数個のリード片とからなるリ
ードフレームを準備し。
少くなくともセラミック板1と、セラミック板1の一方
の表面の周辺に一端を固着し多端がセラミック板より遠
ざかる方向に延びる複数個のリード片2と、セラミック
板1の一方の表面の略中央に載置固着した半導体べVッ
ト3と、半導体ペレット3及びリード片2を相互−に接
続する以下余白 ボンディングワイヤ4とを具備し、セラミック板1上に
セラミックキャップをかぶせてベレット部を封止するよ
うになっている。かかる半導体装置は、額縁状の枠体と
枠体から内方向に延びる複数個のリード片とからなるリ
ードフレームを準備し。
このリードフレームのリード片をセラミック板の一方の
表面の周辺部に固着し、セラミック板の一方の表面の略
中央部に半導体ペレットヲ載量固着し、次に半導体ペレ
ットとリード片とをポンディングワイヤで接続し、しか
る後封止を行なってからリードフレームの枠体をリード
片から切り離す各工程を経て製造されている。このよう
な工程で製造する場合には、リードフレームを準備する
工程とリードフレームのリード片をセラミック板に固着
する工程以降の工程とは一連の工程ではなく、しかもリ
ード片の内方端が7リーとなっているため、特に運搬等
に伴う取扱い工程にてリード片が変形し易く、リード片
をセラミック板に固着する工程の歩留が低下するという
欠点がある。ガラス封止半導体装置に用いるリードフレ
ームについては例えば、特開昭52−67263号公報
に開示されている。
表面の周辺部に固着し、セラミック板の一方の表面の略
中央部に半導体ペレットヲ載量固着し、次に半導体ペレ
ットとリード片とをポンディングワイヤで接続し、しか
る後封止を行なってからリードフレームの枠体をリード
片から切り離す各工程を経て製造されている。このよう
な工程で製造する場合には、リードフレームを準備する
工程とリードフレームのリード片をセラミック板に固着
する工程以降の工程とは一連の工程ではなく、しかもリ
ード片の内方端が7リーとなっているため、特に運搬等
に伴う取扱い工程にてリード片が変形し易く、リード片
をセラミック板に固着する工程の歩留が低下するという
欠点がある。ガラス封止半導体装置に用いるリードフレ
ームについては例えば、特開昭52−67263号公報
に開示されている。
本発明の目的は上記の欠点を解決し、リードフレームの
リード片をセラミック板に固着する際の歩留向上を図る
ことができるリードフレームを提供することにある。
リード片をセラミック板に固着する際の歩留向上を図る
ことができるリードフレームを提供することにある。
本発明によるリードフレームは、額縁状の枠体と、この
枠体から内方に延びる複数個のリード片と、前記枠体内
の略中央にあって前記リード片に共通連結した中つり体
とをそなえたことを特徴とする。以下本発明のリードフ
レームを用いた半導体装置の製法の一実施例を第2図に
より詳細に説明する。
枠体から内方に延びる複数個のリード片と、前記枠体内
の略中央にあって前記リード片に共通連結した中つり体
とをそなえたことを特徴とする。以下本発明のリードフ
レームを用いた半導体装置の製法の一実施例を第2図に
より詳細に説明する。
第2図において、(a)は額縁状の枠体211と、枠体
211から内方と延びる複数個のリード片212と、枠
体211内の略中央にあって全リード片の内方端に連ら
なる中つり板213とを有すルリードフレーム21を準
備する工程を示している。このリードフレーム21は一
般には帯状の金属板から打ち抜き加工により作られる。
211から内方と延びる複数個のリード片212と、枠
体211内の略中央にあって全リード片の内方端に連ら
なる中つり板213とを有すルリードフレーム21を準
備する工程を示している。このリードフレーム21は一
般には帯状の金属板から打ち抜き加工により作られる。
fb)は次の工程の直前にリードフレーム21の中つり
板213をリード片212から切り離す工程を示してい
る。
板213をリード片212から切り離す工程を示してい
る。
(C1は中つり板213を切り離したリードフレーム2
1をセラミック板22の一方の表面上に載設し、リード
片212をセラミック板22の一方の表面の周辺部に固
着する工程を示している。
1をセラミック板22の一方の表面上に載設し、リード
片212をセラミック板22の一方の表面の周辺部に固
着する工程を示している。
+d)はセラミック板22の一方の主面の略中央部の凹
所に半導体ぺVブト23を載置固着する工程を示してい
る。
所に半導体ぺVブト23を載置固着する工程を示してい
る。
(elは半導体ペレット23とリード片212とをポン
ディングワイヤ24により接続する工程を示している。
ディングワイヤ24により接続する工程を示している。
(flはリードフレーム21の枠体211をリード片2
12より切り離す工程を示している。
12より切り離す工程を示している。
この後は、セラミック板22に図示しないセラミックキ
ャップを重ねて例えば低融点ガラヌ等洗よる封止処理を
行なう。
ャップを重ねて例えば低融点ガラヌ等洗よる封止処理を
行なう。
以上の工程により、セラミックパッケージ型半導体装置
を得ることができる。
を得ることができる。
この方法によれば、リードフレームのリード片の内方端
が中つり板により支持されてしかも中つり板はリード片
をセラミック板に固着する直前に切り離すため、リード
片の変形を防止でき、製造歩留の向上を図ることができ
る。
が中つり板により支持されてしかも中つり板はリード片
をセラミック板に固着する直前に切り離すため、リード
片の変形を防止でき、製造歩留の向上を図ることができ
る。
以上は本発明を一実施例として示した図面により説明し
たが、本発明はこれ忙限定されることなく種々の変形が
可能である。
たが、本発明はこれ忙限定されることなく種々の変形が
可能である。
第1図は本発明が対象としている半導体装置を示す概略
平面図、第2図[al〜(flは本発明による半導体装
置の製法を示す概略工程図である。 21・・・リードフレーム、211・・・枠体、212
・・・リード片、213・・・中つり板、22・・・半
導体ペレッ ト 。 第 1 図 第 2 図 第2図 (C) (に) 第 2 図 (e、) (チノ
平面図、第2図[al〜(flは本発明による半導体装
置の製法を示す概略工程図である。 21・・・リードフレーム、211・・・枠体、212
・・・リード片、213・・・中つり板、22・・・半
導体ペレッ ト 。 第 1 図 第 2 図 第2図 (C) (に) 第 2 図 (e、) (チノ
Claims (1)
- 1、額縁状の枠体と、この枠体から内方に延びる複数個
のリード片と、前記枠体内の略中央にあって前記リード
片に共通連結した中つり体とをそなえたことを特徴とす
るリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226797A JPS61123165A (ja) | 1985-10-14 | 1985-10-14 | リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60226797A JPS61123165A (ja) | 1985-10-14 | 1985-10-14 | リ−ドフレ−ム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12538779A Division JPS5650549A (en) | 1979-10-01 | 1979-10-01 | Manufacture of semiconductor device and lead frame used therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61123165A true JPS61123165A (ja) | 1986-06-11 |
Family
ID=16850764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60226797A Pending JPS61123165A (ja) | 1985-10-14 | 1985-10-14 | リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61123165A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5013629A (ja) * | 1973-05-09 | 1975-02-13 |
-
1985
- 1985-10-14 JP JP60226797A patent/JPS61123165A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5013629A (ja) * | 1973-05-09 | 1975-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03136355A (ja) | ヒートシンク付半導体装置 | |
JPS61123165A (ja) | リ−ドフレ−ム | |
GB2247988A (en) | Lead frame for semiconductor device | |
JPH0582706A (ja) | リードフレーム | |
JPH04137553A (ja) | 半導体装置用リードフレーム | |
JPS5650549A (en) | Manufacture of semiconductor device and lead frame used therefor | |
JPH03248454A (ja) | 混成集積回路装置 | |
JPH01173747A (ja) | 樹脂封止形半導体装置 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH0496356A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
JP2723855B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS63141329A (ja) | Icパツケ−ジ | |
JPH03194956A (ja) | 表面実装型モールド封止半導体装置 | |
JPH01255259A (ja) | 樹脂封止型半導体装置 | |
JPS62119933A (ja) | 集積回路装置 | |
JPH01100956A (ja) | 半導体装置の製造方法 | |
JPS62119945A (ja) | 集積回路装置 | |
JPS59110145A (ja) | 半導体装置 | |
JPS6017934A (ja) | 半導体装置 | |
JPH03102859A (ja) | 半導体装置の製造方法 | |
JPS60167455A (ja) | 半導体装置 | |
JPH0467659A (ja) | サークアッド・パッケージ型半導体装置の製造方法 | |
JPH02246143A (ja) | リードフレーム | |
JPS58112356A (ja) | リ−ドフレ−ム |