JPS61123085A - 磁気バブル記憶素子用カセツト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気バブル記憶素子用カセットに係り。

特に複数の磁気バブル記憶素子力セントに内蔵させて記
憶手段として機能させる場合に記憶素子の個数を識別す
る高電位信号を選択信号として使用するようにした磁気
バブル記憶素子用カセットに関する。

〔従来の技術〕

従来から磁気バブル記憶素子（バブルメモリ）をカセッ
トに内蔵させる場合、第４図に示すようにカセット１内
に磁気バブル記１．ａ素子２を１　＋［ｌｉｌ搭載し該
カセット１の端子３には書込、読出信号６を加えて磁気
バブル記憶素子を駆動している。さらに端子４．５には
磁気バブル記憶素子２の個数が何個であるかを識別する
信号が取り出される。

このために出力端子ライン７ａ、７ｂを抵抗Ｒ＋。

Ｒ２を介してプルアンプするように高電位（５■）に接
続し、カセット１内では端子４をノンコンタクト状態（
Ｎ　Ｃ）として端子５を接地電位とする。

このとき個数識別信号７の加えられる出力端子ライン７
ａ、７ｂ側からみた。すなわちホストコンピュータ等に
加えられる識別信号は端子４側が「Ｈ」、端子５側が「
Ｌ」レベルとなる。このように２本の個数識別ラインが
あれば、ｒＨＪ　　ｒＬＪでは磁気バブル記憶素子の数
が１１固、ｒＬＪ　　ｒＨＪでは２個、ｒＨＪ　ｒＨＪ
では３個、ｒＬＪ　ＩＪでは４個のように定めておけば
、端子４，５のカセット１内のラインのエンドを接地ま
たはオープソエンドさせることで４通りの個数識別をお
こなうことができる。

第５図はカセット１内に４個の第１〜第４の磁気バブル
記憶素子２．２ａ、２ｂ、２ｃを搭載した場合を示すが
、この場合端子４，５のカセット１内で端末はともに接
地され、書込、読出信号６は端子３を通して選択回路１
０に与えられ、第１乃至第４の磁気バブル記憶素子に与
えられるが。

これら磁気バブル記憶素子のうちのどの素子を選択する
かを先端信号９により指示しなければならない。このた
めにカセット１には選択用の２本の０８．１子８を必要
とする。

〔発明が解決しようとする問題点〕

上述の従来構成によると、第５図に示すように磁気バブ
ル記憶素子の搭載数が増加すると選択回路１０を駆動す
る選択信号９を印加するための選択用端子８を必要とす
るためカセットの端子数及び寸法がそれだけ大きくなっ
てしまう°欠点を有する。

本発明は上記欠点に鑑みなされたもので＋　？７Ｊ＋ｉ
子数を抑えて形状をできるだけ小さくしたカセットを得
るにある。すなわち従来の第４図に示すカセットと形状
、端子数ともにコンパチブルなカセ・７Ｉ・内に複数の
磁気バブル記憶素子を搭載した場合に個数識別ラインや
端子のうぢ高電位側を選択ラインまたは端子に共用する
ようにした磁気バブル記憶素子力セントを提供するにあ
る。

〔問題点を解決するための手段および作用〕第１図は本
発明の磁気バブル記憶素子用カセットの原理的構成を示
すもので、第５図と同一部分には同一符号を付して重複
説明を省略する。

選択回路１０からライン１．１ａ、ｌｌｂを通じて端子
４．５に与えられた個数識別信号はバッファ１２．１３
を通じて出力端子ライン７ａ、７ｂに与えられる。第１
図の場合選択ライン１１ａ。

１１ｂはともにオープンコンタクト状態になされている
のでプルアップ抵抗Ｒ１，Ｒ２によって個数識別信号は
ＩＴ（Ｊ　　ｒＨＪとなりホスＩ・コンピュータはカセ
ット１内に４個の磁気バブル記↑、ａ素子２、　２ａ、
　　２ｂ、２Ｃのあることを認識する。このとき後述す
るライン９ｃ、９ｄはｒ　Ｔ（Ｊとすることによってト
ライステートバッファ１４．１５をハイインピーダンス
状態とするを可とする。次に選択信号９によって４個の
うちの所定の磁気バブル記ｆ、＃素子２．２ａ、２ｂ、
２ｃを選択するには上記した２本の選択ラインＩｌａ、
ｌｌｂと端子４．５を用いる。選択ライン９ａは１〜ラ
イステートバンフア１４を通じて端子４に２選択ライン
９ｂはトライステートバッファ１５を通じて端子５に接
続され、ライン９ｃ、９ｄからトライステートバッファ
１４．１５にはｒＬＪ信号が与えられているので磁気バ
ブル記憶素子２を選択する場合には選択ライン９ａに選
択信号ｒＨＪを与え。

ｒＬＪを与えたとき磁気バブル記憶素子２ｂを選択する
ようにし、磁気バブル記憶素子２ａを選択するには選択
ライン９ｂに選択信号［Ｉ］」を与え。

選択信号　１’Ｊとしたとき磁気バブル記憶素子２Ｃを
選択するようにすれば選択信号ラインと識別信号ライン
を共通化させることができる。

〔実　施　例〕

＝５− 第２図および第３図は本発明の他の実施例を示すもので
、第２図はカセット１に１つの磁気バブル記憶素子２が
搭載されている場合、第３図番コカセット１に２つの磁
気バブル記憶素子２，２ａが塔載されている場合の回路
図を示すものである。

まず第２図の場合は端子４．５に接続されているカセッ
ト１内部のラインｌｌａ、ｌｌｂはともに接地されてい
るために個数識別信号として取り出される出力端子７ａ
、７ｂにはプルアップ電圧が接地されているのでｒＬＪ
　　ｒＬＪが出力され。

ホストコンピュータはカセット１に磁気バブル記憶素子
が１個搭載されていることを認識する。選択信号９の加
えられるライン９ａ、９ｂに連なるトライステートバッ
ファ１４．．１５はライン９ｃ。

９ｄからｒＨＪレベルが加えられているために非動作状
態で選択はされない。第３図の場合はラインＩｌａはオ
ープンコンタクトであり、ライン１１ｂが接地ラインに
接続されているので、端子４．５とバッファ１２．１３
を介して出力端子ライン７ａ、７ｂに取り出される信号
は７ａ側がｒＨＪ、７ｂ側が「Ｉ５」となり、ポストコ
ンピュータはカセット１内に磁気バブル記憶素子２゜２
ａが２（固あることを認識する。また１へライスチー　
Ｉ−１４はライン９ｄよりｒ　Ｌ　Ｊが与えられ、１ヘ
ライステート１５はライン９Ｃから「■］」が与えられ
ている。ライン９ａにｒ　Ｔ−Ｔ　Ｊの選択信号９を与
えれば端子４−ライン１１を通じ磁気バブル記憶素子２
が選択され、「Ｌ」の選択信号が与えられれば端子４−
ライン１１を通じ磁気バブル記憶素子２ａが選択される
。ライン９ｂとトライステー　ｌ−１５側は非動作状態
となる。ずなわちライン１１ａＴ：個数認識と信号選択
を行うことが可能となる。

本発明では一般的には個数識別信号がＮ本あれば２Ｍ倍
までの個数のカセットが制御可能となる。

〔発明の効果〕

本発明は上述の如く構成しかつ動作させたので。

従来は第５図に示すように選択信号を選択するためのラ
イン（または端子）とカセットに載置される磁気バブル
の個数を識別するライン（または端子）を必要としたも
のが共通化できるのでカセットの大きさを変えずに磁気
バブル記憶素子を複数組み込むことができるので記憶容
量の大きいカゼソトでも従来のカセットでコンパチブル
をとることが可能となる。

【図面の簡単な説明】

第１図は本発明の磁気バブル記憶素子用カセットの原理
的回路図。 第２図および第３図は本発明の磁気バブル記憶素子用カ
セットの他の実施例を示す回路図。 第４図および第５図は従来の磁気バブル記憶素子用カセ
ットの回路図である。 １・・・カセット。 ２．２ａ、２ｂ、２ｃ ・・・磁気バブル記憶素子。 ３．４，５．８・・・端子。 ６・・・書込、読出信号。 ７・・・個数識別信号。 ９・・・選択信号。 １０・・・選択回路。 １１ａ、ｌ１ｂ−ライン。 １２．１３・・・バッファ。 １４、．１５・・・トライステートバッファ。

Claims (1)

【特許請求の範囲】
1. 複数の磁気バブル記録素子を搭載したカセット内に該磁
   気バブル記憶素子を選択する選択手段と、該磁気バブル
   記憶素子の個数を識別する識別信号ラインを具備し、該
   識別信号ラインのうち高電位信号ラインを上記選択手段
   の選択信号ラインに共用することを特徴とする磁気バブ
   ル記憶素子用カセット。