JPS61120381A

JPS61120381A - Ｍｆｍデータ記録のための位相固定ループ

Info

Publication number: JPS61120381A
Application number: JP60254611A
Authority: JP
Inventors: ロバート　アンソニー　シヨー
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1984-11-13
Filing date: 1985-11-13
Publication date: 1986-06-07
Anticipated expiration: 2009-02-16
Also published as: DE3586770D1; AU574982B2; DE3586770T2; EP0182701B1; EP0182701A2; JPH0612591B2; CA1255362A; KR860004401A; KR940000975B1; AU4976785A; EP0182701A3; US4633488A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野本発明は１位相固定ループ回路に係り、特に。磁気記録データをデコードするのに有用な位相固定ルー
プに係る。従来の技術デジタルデータの磁気記録は、典型的に、一連の遷移、
即ち、磁化方向の変化（その間隔がデータを定める）を
記録することによって行なりれでいる。これら遷移のタ
イミングをデジタルデータと相関させるために種々のコ
ードが使用されている。これらのコードは、しばしば、タイミング情報の記録を
果たし、記録媒体の速度が変化する場合でも、再生信号
のタイミングを、記録に用いられる信号のタイミングと
相関させることができる。２つ以上のトラックを並列に記録することのできるシス
テムにおいては、データを含むトラックと並列に記録さ
れるクロックトラックにタイミング情報を与えることが
できる。再生時には、クロックトラックからの信号が、
データ１ヘラツクからの信号をデータとして解釈すべき
時を指示する。記録密度が高い場合には、クロックトランクとデータト
ラックとの間で必要なタイミング整列を得ることは困難
である。このため及び他の理由で、データ及びクロック
情報を単一のトラックに混合するコードが開発されてい
る。周波数変調（ＦＭ）の形態である１つのこのようなコー
ドは、データとクロックを次のように結合する。ビット
セルは、単一データビットのエンコードに割り当てられ
た時間であり、各々のビットセルの第１の半分はデータ
窓でありそして第２の半分はクロック窓であり、ビット
セルに関連したデータが１である場合には、データ窓の
中心に遷移があり、さもなくばデータ窓には遷移がなく
、そしてクロック窓には常に遷移がある。このＦＭコー
ドにおいては、各ビットセルの同じ位置（クロック窓の
中央）に遷移がくるように保証され、これにより、結合
されたクロック／データ信号からのタイミング情報の取
り出しが比較的容易にされる。このＦＭコードの変形態様（ＭＦＭ）が開発されており
、この場合は、クロック遷移の幾つかが書き込まれない
。記録される遷移間の最小距離は、特定のテープ又はデ
ィスクにいかに多くのデータを記録できるかを決定する
主たる要素の１つである。従って、ＭＦＭの方が、ＦＭ
の場合よりも高いデータ密度で記録を行なうことができ
る。このような高い記録密度は得られるが、ＭＦＭ信号から
クロック情報を取り出すことは非常に困難なものとなる
。これは、ＭＦＭでは、遷移の発生を保証するような時
間がビットセル内にないからであり、実際上、全く遷移
をもたないようなビットセルがある。ＭＦＭ信号をデコードするためには、ビットセルの巾を
得るだけでなく、データ遷移が生じるべきビットセルの
部分、即ち、データ窓を識別するのに必要な位相情報も
得るように再構成を行なわねばならない。この再構成は
、クロック及びデータ遷移の混合体から行なわねばなら
ず、これらは、エンコードされたデータにもよるが予想
のできないような混合となる。発明が解決しようとする問題点ＭＦＭ信号からクロック信号を再構成する作業には位相
固定ループ（Ｐ　Ｌ　Ｌ）が使用されるが、多数の問題
点が生じる。データは、典型的に、ブロックで記録され
、これらブロック間には遷移をもたないギャップが設け
られる。各ブロックの開始には同期をとる必要がある。成るＰＬＬ設計に伴う１つの問題点は、この同期□時間
中に、ＰＬＬがビット速度ではなくて高調波もしくはビ
ート周波数に固定されてしまうことがある点である。別
の問題は、幾つかのＰＬＬは固定速度が遅く、同期時間
の開始のＰＬＬの周波数がビット速度とあまりに異なる
場合には、ＰＬＬが同期時間の終わりに固定されないこ
とである。ＰＬＬは、ＴＬ圧制御発振器（ｖｃｏ）を備えており、
その周波数制御はループエラー信号によって行なわれる
。ｖＣＯは、これを駆動することのできる周波数範囲に
限度がある。この周波数範囲が広いと、ＰＬＬをより迅
速に固定する助けとなりそして（高調波もしくはビート
周波数に固定することのあるループの場合には）ループ
が高調波もしくはビート周波数に固定するおそれを少な
くすることができる。ＰＬＬがｖＣｏの周波数範囲の一端付近の周波数に固定
する場合には、ＶＣＯをその方向に駆動できる程度が限
゛定される。従って、ＶＣＯの周波数範囲の中心を、Ｐ
ＬＬが固定される周波数に対応させることが所望される
。この目的を達成するための課題には、次の２つのファ
クタが含まれる。（１）同じｖＣｏ設計の色々な状態に
おいて部品の値の変化によってｖＣＯの中心周波数が変
化する。（２）システムの他の部品の変化（例えば、テ
ープ速度の変化）が生じると、Ｐ、Ｌ　Ｌが１つの所定
の周波数に固定することが予想できなくなる。最初の課
題は、調整を行なうことによって解消できるが、各々の
製品を個々に調整しなければならないことにより製品の
コストが増大する。問題点を解決するための手段本発明は、ＭＦＭ信号をデコードする場合に特定の効果
を発揮して使用することのできる位相固定ループ（Ｐ　
Ｌ　Ｌ）を提供することを目的とする。このＰＬＬは、
クロック及びデータの遷移に対して別々の窓を形成する
。本発明によれば、ＰＬＬは、任意の相対的サイズを有
するクロック及びデータ窓を形成することができ、遷移
の発生が予想される窓内の時間を所望の値にセットする
ことができる。更に、ＰＬＬは５次のような２つの同期
モードを有する。一方のモードにおいては。ＰＬＬは、実際のデータを読み取る時に生じるデータ及
びクロックの両遷移の効果を最大限に利用することがで
き、そして第２のモードは、データブロックの始めの同
期時間中に使用され、ＰＬＬは、ビット周波数には素早
く固定するが高調波やビート周波数には固定しないよう
にすることができる。ＰＬＬは、ビットセルを小さなインターバルに分割する
カウンタを含むタイミング論理回路を備えている。この
カウンタは、データ及びクロック窓を定めるタイミング
信号であって、ＭＦＭ信号において遷移の発生が予想さ
れる時にこれら窓内の時間を定めるようなタイミング信
号を発生する。電荷ポンプは、ポンプアップ及びポンプ
ダウン制御信号に応答することによりＰＬＬエラー信号
を発生する。ポンプアップ及びポンプダウン信号は、カ
ウンタからのタイミング信号と、入力信号における遷移
の検出とに応答してセット及びクリアされる。データモ
ードにある間は、遷移の発生が予想される時間より後で
遷移が発生した時に第２のカウンタを用いて電荷ポンプ
が制御される。電荷ポンプの電荷蓄積回路は、ループの動特性を制御す
る。この回路は、（ｉ）キャパシタと直列な抵抗器及び
（ｉｔ）第２のキャパシタを並列に組合せたものである
。この特定の電荷蓄積部は、ＰＬＬの迅速な初期固定を
果たす一方、安定したループ性能を確保する。抵抗器及
びキャパシタの値は、特定のシステムに対してループの
動特性を最適なものにするよう選択することができる。ＰＬＬは、ＶＣＯを備え、ｖＣＯの中心周波数は自動的
に調整される。この自動調整は、ｖＣＯのタイミングキ
ャパシタとして働くダイオードにかＮる逆方向バイアス
電圧を調整することによって達成される。この調整は、
中心周波数が、ＰＬＬが固定される周波数と一致するよ
うに行なわれる。これにより、ＰＬＬは、ＶＣＯの周波
数範囲を最大限に利用することができる。本発明は、特に、特許請求の範囲に指摘される。本発明
の上記及び他の効果は、添付図面を参照した以下の詳細
な説明より理解されよう６実施例デジタルデータは、書き込み信号に応答して磁界を発生
する記録仝ラドにテープを通すことにより磁気テープに
記録される。書き込み信号は、２値信号である。この信
号が一方の値である時には、テープが一方の方向に磁化
される。書き込み信号が他方の値である時には、テープ
が反対の方・向に磁化される。一方の値から他方の値へ
の書き込み信号の遷移は、テープの磁化の遷移に対応す
る。第１図を説明すれば、データは、データブロック１０と
称する一群のデータビットとしてテープに記録される。データブロック１０は、テープに逐次記録される。ブロ
ック１０とブロック１０との間では、テープが磁化され
ず、これらの非磁化領域をギャップ１２と称する。各デ
ータブロック１０の前には前置部分１４が記録される。各データブロック１０の後には後置部分１６が記録され
る。１つのブロック１ｏに関連した後置部分１６と、次
のブロック１０の前置部分１４との間にギャップ１２が
ある。前置部分１４は、再生システムのタイミングとデ
ータブロック１０のタイミングとを同期させるのに用い
る一連の遷移を含んでいる。一連の同期遷移に続いて、
マークビット１８が記録され、これは、再生システムに
より同期遷移とは区別される。マークピット１８に続い
てデータブロック１０が記録される６１組のデータビット３０が、このデータを記録するのに
用いる書き込み信号３２と共に第２図に示されている。再生及びデコードシステムからの１組の選択された信号
３４．３６．３８．４゜及び４２も示されている。再生
及びデコードシステムは、第３図に簡単なブロック図で
示されている。データビット３０は、変更周波数変調ＣＭＦＭ）コード
に基づいてコード化される。このコードによれば、各ビ
ットは、ビットセルと称する時間周期に記録される。各
ビットセルは、データ窓である第１部分と、クロック窓
である第２部分とを含んでいる。第２図において、ビッ
トセルは。データ窓信号３８の１つの立上り縁から次の立上り縁ま
で延び、データ窓は、データ窓信号３８の高レベル部分
によって指示されそしてクロック窓は、データ窓信号３
８の低レベル部分によって指示される。第２図に示すよ
うに、データ及びクロック窓は、同じ巾であるが、以下
で述べるように、これらの窓は異なった巾のものでもよ
い。２進値′１′のデータビット５ｏは、データビットのビ
ットセル・のデータ窓部分中に遷移５２によって書き込
み信号３２にエンコードされる。ビット５０は、値が′１′であるから、ビットセルのク
ロック窓部分には遷移が書き込まれない。データビット５４は、値′０′の全てのビットと同様に
、データ窓に遷移をもたずに書き込み信号３２にエンコ
ードされる。又、ビット５４は、クロック窓に遷移５６
を含むことによってエンコードされる。遷移５６が含ま
れるのは１次のビット５８も値１０′だからである。ビ
ット５８は、値′０′であり、これに続くビット６０も
値１０　ｊである。従って、ビット５４と同様に、ビッ
ト５８は、データ窓に遷移を含まずそしてクロック窓に
遷移６２を含むことによってエンコードされる。ビット６０は、値′Ｏ′であるが、ビット６０の後に値
（Ｏｌではなくて値′１′のビット６２が続くという点
でビット５４及び５８とは異なる。ビット６０は、デー
タ窓にもクロック窓にも遷移をもたないようにして書き
込み信号３２にエンコードされる。第２図の書き込み信号３２から明らかなように、ＭＦＭ
信号に生じる遷移と遷移との間の距離は、１．１．５及
び２ビツトセルである。書き込み信号３２は、記録媒体を磁化するの。に用いる書き込みヘッドに電流を流すのに使用される。書き込み信号３２の遷移は、記録媒体の磁束の方向の遷
移に対応する。第３図を説明すれば、ＭＦＭエンコードされたデータの
記録を再生するために、記録テープ１１０は、読取へラ
ド１１２に通され、信号１１４が発生される。読取ヘッ
ド１−［２がテープ１１０の磁化を感知するｆｉ４ｔｌ
により、信号１１４は、芹き込み信号３２を濾波及び微
分した形態のものとなり、信号１１４のピークは、書き
込み信号３２の遷移に対応したものとなる。信号１１４
は、回路１１６によって処理され、この回路は、信号１
１４を増幅、低域濾波及び微分し、読取信号１１８及び
３４を発生する。第２の微分により、信号３４及び１１
８のゼロ交差点は信号１１４のピークに対応し、従って
、信号３２の遷移に対応する。又、信号１１４は、回路１１７によっても処理され、こ
の回路は、記録された信号の存在を検出した時にギャッ
プなし信号５２４を発生する。このギャップなし信号５２４は、データブロックの読取
処理に使用される。読取信号３４及び１１８は、ゼロ交差検出器１２０によ
って処理され、一連のパルスであるゼロ交差信号３６及
び１２２が発生される。各パルスは、読取信号３４及び
１１８におけるゼロ交差に対応する。ゼロ交差信号３６及び１２２は、位相固定ループ（ＰＬ
Ｌ）回路１２／Ｕへ送られる。このＰＬＬ１２４は、デ
ータ窓３８及び１２８のタイミング信号と、クロック１
３０のタイミング信号とを発生し、その各々のタイミン
グは、以下で詳細に述べるようにゼロ交差信号３６及び
１２２に基づいて調整される。ＰＬＬは、デジタル論理
回路１３６を備え、この論理回路は、他の機能の中でも
、ゼロ交差信号３６及び１２２と、クロック信号１３０
のカウントダウン信号との位相比較を果たす。この位相比較の結果によって、ポンプアップ信号１３８
及びポンプダウン信号１４０が選択的に作用される。ポ
ンプアンプ信号１３８及びポンプダウン信号１４０は、
電荷ポンプ１４２を駆動し。このポンプは、そのポンピング作用の結果としてループ
エラー信号１４４を発生する。このループエラー信号１
４４は、電圧制御発振器（ｖＣＯ）１４６の周波数制御
入力に接続される。ＶＣｏ　１４６は、クロック１３０
を発生し、これは、エラー信号１４４によって指示され
るように調整される。ＶＣｏ似よって発生されたクロッ
ク１３０の周波数は、データ窓信号３８及び１２８の倍
数である。この特定の実施例では、クロック１３０が約
１５　Ｍ　Ｈｚであり、そしてデータ窓３８及び１２８
が約５００　ＫＨｚである。論理回路１３６に含まれた
モジュロ３０カウンタは、クロック１３０からデータ窓
信号３８及び１２８を導出する。又、ゼロ交差４７４号３６及び１２２は、データ窓信号
３８及び１２８並びにクロック信号１３０と同様にデー
タ検出回路１２６に送られる。このデータ検出回路１２
６は、クロック１３０によってタイミングどりされる同
期デジタル回路である。データ検出回路１２６は、データ窓中にゼロ交差が生じ
たかどうかを判断し、それに応じてデコードデータ信号
４０及び１３２をセットする。又。データ検出回路１２６は、データクロック信号４２及び
１３４も発生し、この信号は、デコードデータ信号４０
及び１３２によって表わされた逐次ビットの各々を識別
する。データクロック４２及び１３４の各立上り縁の時
間におけるデコードデータ信号４０及び１３２の値は、
デコードデ〒り流におけるビットの値である。第３図に示したシステムにおいて、データクロック４２
及び１３４は、データ窓３８と同じである６第３図の構
成部品の外部で発生される制御信号は、有効データがあ
る時にデータクロックに立上り遷移のみが生じるように
、データクロック４２及び１３４のゲート動作に使用さ
れる。例えば、データクロックは、ギャップ１２．前置
部分１４及び後置部分１６の間はゲートオフされる。第６図を説明すれば、ＰＬＬが発生する信号４１８は、
一連のビットセル（第６図にはその１つのみが示されて
いる）を定めると共に、各ビットセル内のデータ窓４２
０及びクロック窓４２２を定める。又、ＰＬＬは、信号
４１６も発生し、この（Ｑ号は、各々、データ窓及びク
ロック窓内の比較時間４２４及び４２６を定める。ＰＬ
Ｌは、信号４１８の周波数を、テープから読み取ったＭ
ＦＭコードデータのビット速度と同じにするように調整
する。更に、ＰＬＬは、データ形式のゼロ交差がはゾデ
ータ窓の比較時間４２４に生じると共に、クロック形式
のゼロ交差がはシクロツク窓の比較時間４２６に生じる
ように、信号４１８及び４１６の位相を調整する。信号４１０．４１２，４１４．４１６及び４１８は、Ｐ
ＬＬの論理回路１３６（第３図）の一部分であるモジュ
ロ３０カウンタ（３０カウントの周期を有するカウンタ
）の出力である。モジュロ３０カウンタは、ｖＣＯのク
ロック信号によって駆動される。ＰＬＬが５００ＫＨｚ
のビット速度に固定される時には、ｖＣＯのクロック信
号が１５ＭＩＩｚである。モジュロ３０カウンタの最上
位ビットは、ビットセルを定めるので（第６図に信号４
１８で示すように）、このカウンタはビットセルを３０
単位に分Ｈする。データ窓は、１６カウントのＩＩ３で
あり、データ窓の比較時間は、データ窓の中心において
その各々の側に８カウントである。クロック窓は、１４
カウントの巾であり。クロック窓の比較時間は、その中心において各々の側に
７カウントである。最上位ビット４１８は。データ窓及びクロック窓を定め、最上位ビットが高レベ
ルとなるサイクルの部分は、データ窓４２０であり、最
上位ビットが低レベルとなる部分は。クロック窓４２２である。ＰＬＬがゼロ交差に固定され
た時には、ゼロ交差が窓の中心において生じ、これらは
、信号４１６の高−低遷移４２４及び４２６によって示
される。ＰＬＬは、ゼロ交差が生じる時間をデータ窓及びクロッ
ク窓の比１咬時間と比較することによって位相エラーを
検出する。検出され゛た位相エラーを用いてｖＣＯが調
整され、ゼロ交差が比較時間と厳密に調時して生じるよ
うにされる。ゼロ交差が早めに生じる場合には、ＶＣＯ
が低速であり、電荷ポンプはポンプアップにセットされ
る６ゼロ交差が遅れて生じる場合には、ＶＣＯが速過ぎ
、従って、電荷ポンプはポンプダウンにセラ１〜される
。エラー信号は、実際に遷移が生じる時と、遷移の発生
が予想される時との間の時間の差に基づいて［！される
。一般に、エラー信号を調整するための時間の比較は、次
のように行なわれる。事象（ゼロ交差及び比較時間）の
発生によりポンプアップ及びポンプダウン信号１３８及
び１４０がセラ１−及びクリアされ、電荷ポンプは、こ
れらのポンプアップ及びポンプダウン「コマンド」を処
理してエラー信号１４４を発生する。いずれの事象がポ
ンプアップ信号及びポンプダウン信号を変化させるがの
仕様は、ＰＬＬがデータモードで作動しているか同期モ
ードで作動しているかによって左右される。ＰＬＬは、２つのモード、即ち、同期モード及びデータ
モードのいずれかで作動することができる。これら２つ
のモードは、ゼロ交差の時間をデータ窓及びクロック窓
の比較時間４２４及び４２６といかに比較するかが異な
り、同期モードにおいては、ゼロ交差がデータ窓の比較
時間４２４のみと比較され、データモードにおいては、
ゼロ交差がどちらの窓に生じるかに基づいて、ゼロ交差
がデータ窓の比較時間４２４又はクロック窓の比較時間
４２６と比較される。同期モードにおいては、ポンプアップ及びポンプダウン
信号が各ゼロ交差の発生時に調整され。ポンプダウンがセットされた場合にはこれがクリアされ
、ポンプダウンがセットされない場合にはポンプアップ
がセットされる。同期モードにおいては、ポンプアップ
及びポンプダウン信号が、各データ窓比較時間４２４に
も調整され（信号４１８の高レベル部分中の信号４１６
の下降縁）、ポンプアップがセットされた場合にはこれ
がクリアされ、ポンプアップがセットされない場合には
ポンプダウンがセットされる。従って、同期モードでは、ポンプアップは。早めのゼロ交差とその予想される時間（データ窓の比較
時間）との間の時間にセットされ、そしてポンプダウン
は、予想される時間（データ窓の比較時間）と遅れたゼ
ロ交差との間の時間にセットされる。データモードにおいては、ゼロ交差がデータ窓の比較時
間及びクロック窓の比較時間の両方と比較される。ＭＦ
Ｍ信号を読み取るシステムは、特定の窓にゼロ交差が生
じるかどうかを前以て知ることができないので、データ
モード中にシステムは、ポンプダウン信号をセットする
ことによって遅れゼロ交差のｌ偽作をすることができず
、システムは、ゼロ交差が遅れることが分かるまで遅れ
ゼロ交差を待機しなければならない。（これは。ゼロ交差が各データ窓に生じる同１■モードとは異なる
。）データモードにおいては、早めのゼロ交差が次のように
処理される。ゼロ交差が生じる窓の比較時間４２４又は
４２６より前に生じる各ゼロ交差（換言すれば、信号４
１６の高レベル部分中に生じるゼロ交差）については、
ポンプアップがセットされ、各データ窓及び各クロック
窓の比較時間が生じる時にはポンプアップがクリアされ
る。データモードにおいては、遅れのゼロ交差が次のように
処理される。ゼロ交差が生じる窓の比較時間４２４又は
４２６より後に生じる各ゼロ交差（換言すれば、信号４
１６の低レベル部分中に生じるゼロ交差）については、
ポンプダウンがセットされ、窓の中心からの時間を指示
するカウントの補数（このカウントは、モジュロ３０カ
ウンタの４つの最下位ビットの補数である）が補助カウ
ンタ（７４ＬＳ１６３）にロードされ、モジュロ３０カ
ウンタを駆動する同じクロックでこの補助カウンタがカ
ウントアツプされ、これがオーバーフローした時にポン
プダウンがクリアされる。例えば、ゼロ交差が３カウント遅れて生じた場合には、
時間４３０に、モジュロ３０カウンタの４つの最下位ビ
ットがｏｏｉｏとなる。その補数は、１１ｏ１である。これは、その後の第３のカラン１へでオーバーフローす
る（カウントは、１１１０゜１１１１と進み、オーバー
フローしてｏｏｏｏとなる）。従って、ポンプダウン信
号は、ゼロ交差が遅れた時間に等しい時間周期にセット
される。データモードは、実際のＭＦＭデータに固定するのに使
用される。ＭＦＭ信号においては、各ビットセルがデー
タ窓にゼロ交差を含むがクロック窓にゼロ交差を含むか
或いはピノ［−セルに全くゼロ交差を含まないかのいず
れかである。ＰＬＬは、ゼロ交差が欠落することによっ
てエラー信号に変化が生じないように構成される。エラ
ー信号は、ゼロ交差が生じた時だけ調整される。データ
モードにおいては、各ゼロ交差の時間が、ゼロ交差の生
じる窓の比較時間に対して比較される。同期モードは、データブロックの前置部分の同期部に固
定するのに使用されると共に、読取信号がない時（ギャ
ップであるか又はテープが読み取られない時）には、一
定周波数発振器に固定するように使用される。同期モー
ドにおいては、ゼロ交差パルスは、ビットセルごとに１
つ、そして常にピントセル内の同じ時間に生じるものと
仮定する。これは、全て１のデータ流と等価である６（
全てＯのデータ流もビットセル当たり１つのゼロ交差を
有するが、これらは、クロック窓において生じる。デー
タ窓はクロック窓より広いので、データ流が全てＯでは
なく全て１である場合には同期がとり易い。）同期モー
ドにおいては、ゼロ交差がデータ窓に生じるがクロック
窓に生じるかに拘りなく、全てのゼロ交差が最も近いデ
ータ窓比較時間と比較される。ＰＬＬは、データモードにある時に高調波゛に固定され
ることがある。然し乍ら、同期モードにおいては、高調
波にもビート周波数にも固定されない。高調波もしくは
ビート周波数に固定されるおそれが最も大きい時間中に
は、各データブロックの手前の同期時間、即ち、同期モ
ードを使用することができる。というのは、この時間中
には。データがデコードされないからである。従って。別々の固定モードを使用する場合は、データ及び同期時
間の両方に単一の作動モードを使用しなければならない
場合では得られないような性能が発揮される。データ窓が定められると、データ窓にゼロ交差が存在す
ることによってそのビットセルに対応するピノ１−がＪ
で、ｂることが指小されそしてデータ窓にゼロ交差が存
在しないことによって０であることが指示されるという
ルールに従ってデータをデコードすることができる。ク
ロック窓のゼロ交差は、データ窓の位置設定を助けるも
のとして使用される（Ｐ　Ｌ　Ｌの動作について上記し
たように）が、データの値の判断には直接使用されない
。データ検出回路１２６は、デコードデータ信号４０及び
１３２並びにデータクロック信号４２及び１３４を次の
ように発生する。ゼロ交差ラッチは、各データ窓の前に
クリアされる。データ窓の間にゼロ交差が生じた場合に
は、ゼロ交差ラッチがセットされる。各データ窓の下降
縁において、ゼロ交差ラッチの内容が、デコードデータ
信号を作用させるラッチに転送される。データ窓の下降
縁においてデコードデータ信号が変化する時には、デコ
ードデータ（３号を読み取るための指定時間がデータ窓
の上昇縁となる。従って、データクロック信号は、デー
タ窓信号をゲート動作させた形層となり、データクロッ
クの立上り縁を用いて、デコードデータ信−）をいつ読
み取るかが指示される。統計学的には、ＭＦＭコードの性質により。データ形式のゼロ交差が発生する時にはクロック形式の
ゼロ交差が発生する場合よりもエラーが多くなる傾向が
ある。従って、ＭＦＭデコーダの性能は、第６図に示す
ように、データ窓をクロック窓よりも広くすることによ
って改善することができる。更に、ゼロ交差のタイミン
グエラーにより。遅れゼロ交差の方が早めのゼロ交差よりも生じ易くなる
ことが考えられる。従って、比較時間を窓の中心より前
に配置することによって効果が得られることになる。第
６図に出力が示されたモジュロ３０カウンタは、比較時
間４２４及び４２６を対応する窓４２０及び４２２の中
心に配置するが、データ窓とクロック窓の相対的な時間
が異なるように比較時間を窓内の何等かのカウントに配
置するようカウンタを設計することができる。ＰＬＬ及びデータ検出回路は、データプロッりの読取を
容易にする成る種の回路を備えている。然し乍ら、ブロックレベル動作の細部の大部分は。ＰＬＬ及びデータ検出回路が組み込まれたシステムによ
って制御される。外部のシステムによって発生しなけれ
ばならない信号は、７６０作す１可能比倍号５２０、読
取可能化信号５２２及び一定クロック５２６である。ＰＬＬが固定すべき信号がないことがあり、例えば、そ
れはギャップ中又はテープが停止した時である。読取信
号が得られるようになった時にＰＬＬがこの信号に素早
く固定するよう準備するため、ＰＬＬは、データを読み
取る時の予想されるビット速度と同じ一定の周波数に固
定される。この周波数は、５００ＫＨｚにセットされた一定クロッ
ク信号５２６によって与えられる。ＶＣＯ作動可能化信号５２０は、ＰＬＬがゼロ交差パル
ス１２２に固定されるか一定クロック５２６に固定され
るかを制御する。読取可能化信号５２２は、ＰＬＬが同
期モードにあるがデータモードにあるかを制御すると共
に、電荷ポンプの利得制御信号２１８を駆動させる。Ｐ
ＬＬがデータに固定されない限りデータを読み取ること
はできないので、ＶＣＯ作動可能化信号が発生されない
限り読取可能化信号は発生されない。一定クロック５２６への固定からゼロ交差パルス１２２
への固定へ切り換わる時には、ＰＬＬは、ゼロ交差パル
ス１２２と同相でスタートするように構成され、ｖＣＯ
作動可能化信号５２０が高レベルになった時には、モジ
ュロ３０カウンタが次のゼロ交差の発生時に１１１１１
の値からカウントを開始するようにセットされる。第６
図に示すように、モジュロ３０カウンタが値１１１１１
である時間は、データ窓４２０の中心４２４の時間であ
る。又、ＰＬＬは、ゼロ交差パルス１２２への固定から
一定クロック５２６への固定に切り換わる時にも同相で
スタートするように構成され、ｖｃｏ作動可能化信号５
２０が低レベルになると、モジュロ３０カウンタは、一
定クロック信号５２６に次のパルスが発生した際に１１
１１１の値からカウントを開始するようにセットされる
。従って、いずれにせよ、ＰＬＬが新たな信号に固定され
始めた時には＋　ＰＬＬは、この新たな信号と同期して
スタートする。データを読み取らない時には、ｖＣＯ作動可能化信号５
２０及び読取可能化信号５２２が発生されないにれによ
り＋　ＰＬＬは、同期モードで作動されると共に、一定
クロック５２６に固定され、電荷ポンプの利得を高レベ
ルにセットする。データブロックを読み取る手順は、ＭＦＭ読取信号がな
い時、換言すれば、データブロック１０間のギャップ１
２の時に開始される。データブロックの手前の前置部分
１４が始まったことが、ギャップなし信号５２４の発生
によって指示された時には、外部のシステムがｖＣＯ作
動可能化信号５２０を発生し、これにより、ＰＬＬは、
一定クロック５２６ではなくてゼロ交差パルス１２２に
固定される。ＰＬＬが固定されるに充分な時間が経過し
た後であって且つ前置部分１４の終わりにはまだ達しな
い時に、読取可能化信号５２２が発生され、ＰＬＬをデ
ータモードに切り換えさせる。この点において、データ検出回路１２６は、一連の１を
検出する。というのは、同期モードでは、ＰＬＬがデー
タ窓のゼロ交差に整列するからである。検出さるべき第
１のＯは、マークビット１８である。このマークビット
１８に続くビットは、データブロック１０である。デー
タ検出回路１２６は、マークビット１８が検出されるま
で、データクロック信号１３４を作動不能に維持し。マークピットの検出後、データクロック１３４が作動可
能にされる。従って、データクロック１３４は、デコー
ドデータ信号１３２が有効データを含んでいる時を判断
するのに使用できる。外部のシステムは、データの終了がデータ自体によるも
のか（例えば、成る数のデータビットを予想することに
より）或いはギャップなし信号５２４（これは、信号の
有無を指示する）によるものかを判断することができる
。データブロックが読み取られた後、外部システムは、
ＰＬＬを一定クロックに固定させるようにセットしくＶ
ＣＯ作動可能化信号５２０を用いることにより）、ＰＬ
Ｌを同期モードにセラ１−シ（読取可能化信号５２２で
）、そして電荷ポンプの利得を増加させる（＋！１′ｌ
！取可能化信号５２２で）。電力検出回路５３６は、電源の電圧がプリセット限界よ
り高いかどうかを検出する。システムが最初にオンにさ
れた時には、１１！源の電圧がプリセット限界を越える
までＤＣＯＫ信号５３８が発生されず、プリセット限界
を越えた後にＤＣＯＫ信号が発生される。これは、電力
が充分に供給されるまで電荷ポンプがポンピングしない
ようにする。第７図、第８Ａ図、第８Ｂ図、第９Ａ図及び第９ｎ図は
、ＰＬＬの論理回路１３６及びデータ検出回路１２６の
実施を示すもので、この回路は。カウンタ５３４（補助カウンタを実施する）並びに２つ
のプログラム可能なアレイ論理チップ（ＰＡＬ）５３０
及び５３２を使用している。第７図は、これら３つの部
品５３０．５３２及び５３４の相互接続を示している。第８Ａ図、第８Ｂ図、第９Ａ図及び第９８図は、Ｉ）　
Ａ　Ｉ、５３０及び５３２の各々の内部接続を示してい
る。ＰＡＬは、水平ラインに接続される全ての信号の論
理積をとると共に、１グループで８本の全ての水平線の
論理和をとるように働く。第４図は、ポンプアップ及びポンプダウン信号に応答し
てＰＬＬエラー信号を発生する電荷ポンプを示している
。この電荷ポンプは、２つのデジタル制御式の電流源を
備え、正の電流源２１０は、ポンプアップ信号１３８に
よって制御され。負の電流源２１４は、プルダウン信号１４０によって制
御される。利得信号２１８の制御のもとで、電流源２１
０及び２１４は、各々、０．８ｍＡ又は４ｍＡの電流を
発生することができ、これにより、ＰＬＬの利得を２つ
の値のいずれかにセットすることができる。データを読
み取らない時には、電荷ポンプの利得が高レベルにセッ
トされ、この場合には、低利得の場合よりも迅速に固定
することができる。データを読み取る時には、利得が低
レベルにセットされ、ｖＣＯクロック１３０のジッタが
減少され、より正確にデータをデコードすることができ
る。２つの電流源の出力は、ノード２４０において１つの出
力に結合される。ノード２４０とアースとの間には電荷
蓄積回路が接続される。この電荷蓄積回路は、抵抗２５
２に直列に接続されたキャパシタ２５０で構成され、こ
の直列接続体は、キャパシタ２５４と並列に接続される
。ゼロ交差が生じる各ビットセルの間には、ゼロ交差が適
当な比較時間からずらされたモジュロ；３０カウンタの
カウント数に等しい時間中、ポンプアップ４Ｂ号又はポ
ンプダウン信号がセットされる。従って、殆どのビット
セルの一部分中には、正（ポンプアップの場合）又は負
（ポンプダウンの場合）の電流の一定パルスが電荷蓄積
回路に送られる。ノード２４０の電圧は、電流増幅＋Ｃ＋　２６　Ｑによ
ってバッファされ、ＶＣＯの電圧制御を与える

【〕［、
ｒ、エラー信号となる。ノード２４０の電圧は、市であ
る。正の電流源２．１０がポンプアップ信号１３８によ
ってオンにされた時には、ノード２４Ｏの電圧が増加す
る。負の電流源がオンにされた時には、ノード２４０の
電圧が減少する。部品の値、特に、キャパシタ２５０及び抵抗２５２の値
は、ＰＬＬの動特性を決定するように選択される。３つ
の部品の役割を理解することが部品の値を選択する上で
助けとなろう、キャパシタ２５０のみで構成される電荷
蓄積回路から始まって、これに抵抗２５２を追加したも
の、そして最後にキャパシタ２５４を追加したものにつ
いて説明することにより、これらの役割が明らかとなろ
う。キャパシタ２５０は、電荷蓄積回路の基本的な部品であ
る。この部品しかない場合には、各電流パルス１１弓こ
、キャパシタの電圧が新たな電圧レベルまで」二昇又は
下降する。これにより、ＶＣＯは、新たな周波数ヘシフ
１へする。直列抵抗２５２がループに追加された場合について考え
る。この（」（抗が追加された場合には。各電流パルス中に、抵抗に電圧降下が生じる。これによ
り、各電流パルスに時間的に対応する電圧′　ステップ
がｖＣＯに怪えられる。各電圧パルス中には、ＶＣＯの
周波数が変化し、パルスの後には、ｖＣＯの周波数は、
そのパルスの前の周波数に、キャパシタ２５０により生
じるずれを加えた周波数へ変化する。従って、抵抗を追
加した場合には、各々の電流パルスで位相をずらすこと
ができる。並列キャパシタ２５４は、抵抗により与えられる電圧パ
ルスをビットセルの大部分に分散するために追加される
。ループが固定されそしてゼロ交差がその予想される時
間の近辺で生じる時には、ポンプアップ又はポンプダウ
ンがセットされるビットセルの部分がかなり小さくなる
。キャパシタ２５４は、このパルスをビットセルの大部
分にわたって効果的に分散させる。数カウントの短い電
流パルスの場合には、その電流の殆どによりキャパシタ
２５４の電圧が上昇されろ。電流パルスに続き、キャパ
シタ２５４の電荷は抵抗２５２を経てキャパシタ２５０
にシフ１へされる。短い電流パルスの場合、キャパシタ
２５４の充電及び放電により、このキャパシタが電荷蓄
積回路にない場合に生じるパルスよりも巾の広い低振幅
のパルスが発生される。その作用は、ｖＣＯを狭い範囲
で作’４ｈできるようにすると共に、電荷ポンプを更に
リニアなものとすることである。キャパシタ２５４の値
は、パルス分散作用の程度を制御し、キャパシタ２５０
及び抵抗２５２の値程はループの動特性に影響を及ぼさ
ない。キャパシタ２５０の値が小さいと、電荷ポンプの利得が
大きくなり、それ故、速く固定されることになる。抵抗
２５２の値が小さい場合にも速く固定されるが、ＰＬＬ
が入力として受け入れて固定される周波数ステップのサ
イズが減少される。キャパシタ２５０及び抵抗２５２の値を調整する際には
、抵抗値を最初に選択し、次いで、キャパシタの値を選
択するのが好ましい。Ｐ　Ｌ　ＬのｖＣＯから最大の動的範囲を得るためには
、ＶＣＯの公称周波数、即ち、制御電圧がその範囲の中
心にある時のＶＣＯの周波数を、ＰＬ　Ｌが固定される
周波数にほり等しくしなければならない。第５図に示す
回路は、この公称周波数を、Ｉ３　Ｌ　Ｌが固定される
周波数に自動的に調″Ｊ：！する。これにより１部品の
裕度を？ｉｌｉ供するための手動調整が不要になると共
に、　ｆ：ｌ°時調整を行なって。ＩＩ　Ｉ、　Ｌを・部として含むシステ１１内の変化を
補償することができる１例えば、テープが記録時とは異
なる速度で再生される場合には、ＰＬＬを固定しなけれ
ばならないＦ！Ｊ彼数が通常の固定周波数とは異なるこ
とになる、公簿周波数の自；ｌＪｒ調富により、ｐ　ｒ
、　ｔ、は、異常状態のもとでも、ｖｃｏの全動的範囲
の利点２　ｔ！ｊろことかできる。甲−の集好１「す１−各（７４ＳＩ２４）がＶ　Ｃ’；
　０３００である。ダイオード；３［０及びキャパシタ
３１２は、ＶＣＯ３００のタイミングキャパシタ端Ｊ’
に接続される。逆方向にバイアスされるタイオードは、
電気的にＦｉｌ変なギトバシタ；１１０どして働き、Ｖ
　（’、　Ｏの公（４・周波数を調°；：Ｖずろのに１
・ｐ川される。キャパシタ：Ｉ　＋、　２は、夕・ｒオ
ートの直流バイアス゛ｌ（Ｌ圧１１ｒ　ｊｌｌ　＋１１
し、ＶＣＯに影響ヲ及ぼさナイようにするのに１・１！
川される、夕・ｒオー１−のキャバ、　シタシス１：ｊ
、逆方向電ノー１：の増加ど共に減少する。この機能を強調するように設計されたダイオード。例えば、モートローラ社のＭＶ２０９を人手することが
できる。以上に述べた特定の実施例では、ＶＣＯの周波数制御器
３０２の範囲の中心が：３ボルトである。ダイオード３１０のバイアス電圧は、１〜ランジスタ３
２０によって制御される。トランジスタ３２０のベース
３２２は、約３．８ポル１−の電圧に接続される。エラ
ー＜８号が３ボルトより高い（Ｉｌ？、在の公称周波数
よりＪ’ｌｉい周波数がＰ　Ｌ　Ｌによって要３＋２さ
れることを指示する）Ｉｆ合には、トランジスタ３２０
に流れる電流が誠少し、トランジスタ３２２のコレクタ
の電圧が増加し、これにより、ＲＣフィルタ（抵抗３２
６及びキャパシタ３２８）を介してバイアス電圧かり】
つくりと上昇し、タイミング容？：を減少させ、公称周
波数を」；昇させる。その結果、ＶＣＯの公称周波数は、ＰＬＬが固定される
周波数に上昇する。１１（抗：３２６及びキャパシタ３２８で植成される低
域フィルタの時定数は、ダイオード３１０のバイアス上
注がｖＣＯが組み込まれたＩ）　Ｌ　Ｌの動特性に対し
てゆっくりと変化するように選択され　５る。従って、
自動ゼロ調整回路は、ＶＧＯの公称周波数をループの平
均固定周波数にセットするが、この平均値より、用い迅
速な変化には応答しない６調整は、ループが固定された
時にエラー信号がＶＣｏの範囲の中心にくるように行な
わ１ｂる。以」二の説明は、本発明の特定の実施例に限定された。更に）１１１の効果及び変更が当業者に明らかであろう
。それ故、本発明は、−１−記した↑Ｊｔ定の細部、代
表的な装置及び解説のための例に限定されるものではな
い。本発明の真の精神及び範囲内に入る全ての変更及び
修正は、特許請求の範囲に包含されるものとする。

【図面の簡単な説明】

第１図は、す１（型内なデータ記１々から得られる再生
信号を示す図で、」つのデータブロックと、それに隣接
する２つのデータブロックの一部分とを示す図、第２図は１ＭＦＭデータ記録を用いた典型的なシステ１
１の記録、再生及びデコーディングにおける理想的な信
号を示す図。第３図は、Ｍ　Ｆ　Ｍ　（ｉＴ号の再生及びデコーディ
ングに含まれる回路の簡単なブロック図、第４図は、Ｉ
）　Ｌ　Ｌエラー信号を発生する電荷ポンプを示す図、第５図は、自動ゼロ回路及び電圧制御発振器へのその接
続を示す図、第６図は、ビットセルを定めると共に、ビットセル内の
成る時間を定めるためにＰＬＬによって発生された信号
を示す図、第７図は＋　ＰＬＬの一部分を形成し、データ検出を行
なう２つのプログラム可能な論理アレイ及び補助カウン
タの相互接続を示す回路図そして第８Ａ図、第８Ｂ図、
第９Ａ図及び第９Ｂ図は、第７図に示した２つのプログ
ラム可能な論理アレイにおける内部接続を示す図である
。１０・・・データブロック　１２・・・ギャップ１４・
・・前置部分　　　　１６・・・後置部分１８・・・マ
ークビット３０・・・データビット３２・・・：Ｉ；゛き込み信号３８・・・データ窓信号１１０・・・記録テープ１１２・・・読取ヘッド１２４・・・位相固定ループ（Ｐ　Ｌ　Ｌ）１２６・・
・データ検出回路１３Ｇ・・・デジタル論理回路１３８・・・ポンプアップイご号１４０・・・ポンプダウン信号】４２・・・電荷ポンプ１４４・・・ループエラー信号１４６・・・電圧制御発振器（ＶＣＯ）Ｆ　ＩＧ、　ＩＦＩＧ、２ＦＩＧ、３ ■十ＦＩＧ、５１　と−ＩトゼルＦＩＧ、６

Claims

【特許請求の範囲】

（１）一連の事象の時間を識別する入力信号と共に使用
する位相固定ループにおいて、Ａ、エラー信号を発生するエラー手段と、Ｂ、上記エラー手段に接続され、エラー信号に応答して
、クロック信号を発生するクロック発生手段と、Ｃ、上記クロック発生手段に接続され、クロック信号に
応答して、データ窓、クロック窓、データ窓内の比較時
間及びクロック窓内の比較時間を定めるタイミング信号
を発生するようなタイミング手段と、Ｄ、入力信号を受け取るように接続されると共に、上記
タイミング手段に接続され、各事象の時間がデータ窓内
に生じるか又はクロック窓内に生じるかを判断するよう
な比較手段とを具備し、上記エラー手段は、上記タイミ
ング手段及び上記比較手段に接続されると共に、入力信
号を受け取るように接続され、そして各事象の時間と、
事象が生じる窓内の比較時間との間の時間差の関数とし
てエラー信号を調整するように構成されたことを特徴と
する位相固定ループ。
（２）上記タイミング手段は、窓の比較時間に続く窓の
一部分中に、その比較時間からのクロックサイクル数を
表わす信号を発生するような第１カウンタを備えており
、そして上記エラー手段は、ｉ）ポンプアップ信号及び
ポンプダウン信号を受け入れ、ポンプアップ信号がセッ
トされる間にエラー信号を一方向に駆動すると共に、ポ
ンプダウン信号がセットされる間にエラー信号を逆方向
に駆動するように動作する電荷ポンプと、ｉｉ）上記第
１カウンタに接続された第２カウンタであって、この第
２カウンタには上記第１カウンタから数値をロードする
ことができ、この数値のロードの後、このロードされた
数値によって指示されたクロックサイクル数が経過した
時に桁上げ信号を発生するような第２カウンタと、ｉｉ
ｉ）窓の比較時間の前に窓内に事象が発生するのに応答
してポンプアップ信号をセットする手段と、ｉｖ）比較時間の発生に応答してポンプアップ信号をク
リアする手段と、ｖ）上記第２カウンタに上記第１カウンタからの数をロ
ードする転送手段であって、窓の比較時間の後に窓内に
事象が発生するのに応答するような転送手段と、ｖｉ）上記桁上げ信号に応答してポンプダウン信号をク
リアする手段とを備えた特許請求の範囲第（１）項に記
載の位相固定ループ。
（３）上記タイミング手段は、データ窓内の比較時間及
びクロック窓内の比較時間を各窓の中心以外の時間であ
るように定めるタイミング信号を発生する特許請求の範
囲第（２）項に記載の位相固定ループ。
（４）上記タイミング手段は、データ窓及びクロック窓
を別々のサイズであるように定めるタイミング信号を発
生する特許請求の範囲第（２）項に記載の位相固定ルー
プ。
（５）一連の事象の時間を指示する入力信号と共に使用
する位相固定ループにおいて、Ａ、エラー信号を発生する電荷ポンプであって、ポンプ
アップ信号及びポンプダウン信号を受け入れ、ポンプア
ップ信号がセットされる間にエラー信号を一方向に駆動
すると共に、ポンプダウン信号がセットされる間にエラ
ー信号を逆方向に駆動するように動作する電荷ポンプと
、Ｂ、上記電荷ポンプに接続され、エラー信号に応答して
、クロック信号を発生するクロック発生手段と、Ｃ、上記クロック発生手段に接続され、クロック信号に
応答して、ビットセル及びビットセル内の比較時間を定
めるタイミング信号を発生するようなタイミング手段と
、Ｄ、タイミング手段に接続されると共に、入力信号を受
け取るように接続された制御手段とを具備し、この制御
手段は、ポンプアップ信号及びポンプダウン信号を次の
ように制御し、ｉ）ポンプダウン信号がセットされない場合事象発生に
応答してポンプアップ信号をセットし、ｉｉ）比較時間
の発生に応答してポンプアップ信号をクリアし、ｉｉｉ）ポンプアップ信号がセットされない場合には比
較時間の発生に応答してポンプダウン信号をセットし、
そしてｉｖ）事象の発生に応答してポンプダウン信号をクリア
することを特徴とする位相固定ループ。
（６）２つの固定モードを有していて、一連の事象の時
間を指示する入力信号と共に使用する位相固定ループに
おいて、Ａ、エラー信号を発生するエラー手段と、Ｂ、上記エラー手段に接続され、エラー信号に応答して
、クロック信号を発生するクロック発生手段と、Ｃ、上記クロック発生手段に接続され、データ窓、クロ
ック窓、データ窓内の比較時間及びクロック窓内の比較
時間を定めるタイミング信号を発生するようなタイミン
グ手段であって、窓の比較時間に続く窓の一部分中に、
その比較時間からのクロックサイクル数を表わす信号を
発生するような第１カウンタを備えたタイミング手段と
、Ｄ、入力信号を受け取るように接続されると共に、上
記タイミング手段に接続され、各事象の時間がデータ窓
内に生じるか又はクロック窓内に生じるかを判断するよ
うな比較手段とを具備し、上記エラー手段は、ｉ）ポンプアップ信号及びポンプダウン信号を受け入れ
、ポンプアップ信号がセットされる間にエラー信号を一
方向に駆動すると共に、ポンプダウン信号がセットされ
る間にエラー信号を逆方向に駆動するように動作する電
荷ポンプと、ｉｉ）上記第１カウンタに接続された第２
カウンタであって、この第２カウンタには数値をロード
することができ、この数値のロードの後、このロードさ
れた数値によって指示されたクロックサイクル数が経過
した時に桁上げ信号を発生するような第２カウンタと、ｉｉｉ）転送信号の発生に応答して上記第２カウンタに
上記第１カウンタからの数をロードする転送手段と、ｉｖ）上記タイミング手段、上記比較手段及び上記第２
カウンタに接続されると共に、入力信号を受信しそして
第１モード又は第２モードを選択するモード信号を受信
するように接続された制御手段とを備え、この制御手段
は、第１モードが選択された時には、ポンプアップ、ポ
ンプダウン及び転送信号を次のように制御し、ａ）窓の比較時間の前に窓内に事象が発生するのに応答
してポンプアップ信号をセットし、ｂ）比較時間の発生
に応答してポンプアップ信号をクリアし、ｃ）窓の比較時間の後に窓内に事象が発生するのに応答
して転送信号を発生し、ｄ）桁上げ信号に応答してプルダウン信号をクリアし、
そして上記制御手段は、第２モードが選択された時には、ポン
プアップ信号及びポンプダウン信号を次のように制御し
、ｆ）ポンプダウン信号がセットされない場合事象発生に
応答してポンプアップ信号をセットし、ｇ）ポンプアッ
プ信号がセットされない場合にはデータ窓の比較時間の
発生に応答してポンプダウン信号をセットし、ｈ）事象の発生に応答してポンプダウン信号をクリアし
、そしてｉ）データ窓の比較時間の発生に応答してポンプアップ
信号をクリアすることを特徴とする位相固定ループ。
（７）上記クロック発生手段は、電圧制御発振器を備え
、この発振器は、周波数選択入力の信号によって制御さ
れた周波数でクロック信号を発生し、上記エラー信号は
、上記周波数選択入力に接続され、上記電圧制御発振器
は、ｉ）周波数選択入力の信号がクロック信号の周波数を制
御できるところの周波数範囲を制御するキャパシタと、ｉｉ）上記キャパシタに接続され、上記キャパシタの容
量を電子的に調整する調整手段であって、上記周波数制
御入力の信号に応答し、上記エラー手段がエラー信号を
変化させる速度よりも実質的にゆっくりと容量値を調整
するように構成された調整手段とを備えている特許請求
の範囲第（１）項に記載の位相固定ループ。
（８）上記エラー手段は、電荷ポンプを備え、この電荷
ポンプは、ｉ）共通のノードと充電ノードとの間に接続された電荷
蓄積回路を備え、この回路は、互いに直列に接続された
抵抗及び第１キャパシタより成り、この直列接続体は第
２キャパシタと並列に接続され、ｉｉ）更に、実質的に一定の正の電流を充電ノードに接
続するデジタル制御手段を備え、そしてｉｉｉ）更に、
実質的に一定の負の電流を充電ノードに接続するデジタ
ル制御手段を備えた特許請求の範囲第（１）項に記載の
位相固定ループ。
（９）上記第１キャパシタは、上記第２キャパシタの少
なくとも１０倍の容量を有する特許請求の範囲第（８）
項に記載の位相固定ループ。