JPS6111866A - リング保護方式 - Google Patents
リング保護方式Info
- Publication number
- JPS6111866A JPS6111866A JP59133740A JP13374084A JPS6111866A JP S6111866 A JPS6111866 A JP S6111866A JP 59133740 A JP59133740 A JP 59133740A JP 13374084 A JP13374084 A JP 13374084A JP S6111866 A JPS6111866 A JP S6111866A
- Authority
- JP
- Japan
- Prior art keywords
- register
- space
- virtual
- virtual memory
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133740A JPS6111866A (ja) | 1984-06-27 | 1984-06-27 | リング保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133740A JPS6111866A (ja) | 1984-06-27 | 1984-06-27 | リング保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6111866A true JPS6111866A (ja) | 1986-01-20 |
| JPH0241772B2 JPH0241772B2 (enExample) | 1990-09-19 |
Family
ID=15111809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133740A Granted JPS6111866A (ja) | 1984-06-27 | 1984-06-27 | リング保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111866A (enExample) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221051A (ja) * | 1986-03-20 | 1987-09-29 | Fujitsu Ltd | 情報処理装置 |
| JPH02287649A (ja) * | 1989-03-31 | 1990-11-27 | Bull Hn Inf Syst Inc | リング削減ロジック装置 |
-
1984
- 1984-06-27 JP JP59133740A patent/JPS6111866A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221051A (ja) * | 1986-03-20 | 1987-09-29 | Fujitsu Ltd | 情報処理装置 |
| JPH02287649A (ja) * | 1989-03-31 | 1990-11-27 | Bull Hn Inf Syst Inc | リング削減ロジック装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0241772B2 (enExample) | 1990-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dennis | Segmentation and the design of multiprogrammed computer systems | |
| JPS623359A (ja) | 仮想記憶方式 | |
| US5652853A (en) | Multi-zone relocation facility computer memory system | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| CN118819871B (zh) | 内存管理方法、宿主机、电子设备、存储介质和程序产品 | |
| JPS6111866A (ja) | リング保護方式 | |
| JPS6126152A (ja) | アドレスチエツク方式 | |
| JP2001051958A (ja) | 多重プロセッサ多成分アーキテクチャのための統一メモリ管理システム | |
| EP1103898A2 (en) | Microprocessor and memory | |
| EP0428079A2 (en) | Translation look aside buffer with parallel exception checking and update bypass | |
| JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
| JP3351469B2 (ja) | 情報処理システム及びそれに用いるデータコピーを伴う障害処理方式 | |
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| JP3456727B2 (ja) | データ処理装置 | |
| JPS5933552A (ja) | デ−タ処理装置 | |
| JPS5953588B2 (ja) | メモリ・インタリ−ブ制御方式 | |
| JPS6043756A (ja) | メモリ管理方式 | |
| JPH0546462A (ja) | マルチcpuのアドレス変換機構 | |
| JPH04130553A (ja) | 電子計算機 | |
| CN121008876A (zh) | 基于页表的业务处理方法、装置、设备、介质及产品 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS6095656A (ja) | 仮想空間の拡張方式 | |
| JPH0772892B2 (ja) | メモリアドレス割付け管理方式 | |
| JPH02101552A (ja) | アドレス変換バッファ処理方式 | |
| Berkling et al. | A concept for hardwired main storage management |