JPS61118267A - サ−マルヘツド駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明はサーマルヘッドを用いて記録または表示を行う
装置に使用されるサーマルヘッド駆動回路に関する。

「従来の技術」 多くのプリンタやファクシミリ装置あるいは一部のディ
ジタル複写機では、熱転写記録方式あるいは感熱発色記
録方式を使用して記録または複写を行っており、このよ
うな装置には通常サーマルヘッドが印字ヘッドとして用
いられている。また磁化潜像を利用して表示を行う表示
装置でも、熱パルスの印加手段としてサーマルヘッドを
用いることがある。

第７図はサーマルヘッド１１とこれに印字パルスを供給
するサーマルヘッド駆動回路１２およびサーマルヘッド
駆動用の電源回路１３を表わしたものである。サーマル
ヘッド１１には、長手方向に列状に多数の単位発熱体が
配置されている。印字パルスは、これらの単位発熱体に
対して選択的に供給される。一度に印字パルスが供給さ
れる単位発熱体（発熱要素）の数すなわち全単位発熱体
中の通電単位発熱体の割合（以下印字比率という。

に応じて、電流の消費量が大きく異なる。電源回路１３
とサーマルヘッド駆動回路１２を結ぶライン１４やサー
マルヘッド駆動回路１２とサーマルヘッド１１を結ぶラ
イン１５を流れる電流が、印字比率に応じてそれぞれ大
きく変わると、ライン１４．１５の電気抵抗による電圧
降下のため、サーマルヘッド１１へ印加される電圧が変
動する。

また、サーマルヘッド駆動回路１２の内部においても、
電流のオン・オフ制御を行うスイッチング素子が印字比
率の変動に伴って数ボルト程度の電圧変動を発生させる
ことがある。例えば、ダーリントン接続を行ったＮＰＮ
バイポーラトランジスタをサーマルヘッド駆動回路１１
のスイッチング数として使用すると、この素子はコレク
ターエミッタ間の飽和電圧が高いので、サーマルヘッド
１１に例えば４５アンペアの電流を流したとき、約２ボ
ルトのドライブ損失を発生させてしまう。

印字比率に応じたこのような電圧変動は、当然ながらサ
ーマルヘッド１１の動作時の発熱を不安定にし、記録紙
の記録濃度に影響を及ぼす。特に高速記録や中間調の再
現を行うプリンタまたはディジタル複写機では、記録濃
度の変動は画像の品質の維持を困難にする。

印字比率に応じた電圧変動によるこのような印字品質の
低下を防止するため、主として次のような改善が行われ
ている。

その１つは、サーマルヘッド駆動回路の内部抵抗の低減
化である。−例としては、第７図のライン１４．１５に
よる電圧降下を低減させるために、太い電線を使用しそ
れらの長さを極力短くすることである。サーマルヘッド
駆動回路１２については、バイポーラトランジスタを並
列接続してスイッチング回路の内部抵抗を低くすること
が提案されている。

いま１つは、サーマルヘッド駆動回路中の電圧降下によ
って発生する電圧変動に対して、印字パルスを幅を増減
して対処することである。

「発明が解決しようとする問題点」 ところが、いずれの場合も、少なからず実施上の問題点
がある。スイッチング回路の改善についていえば、バイ
ポーラトランジスタによるスイン　、チング動作は通常
電流駆動法を用いており、並列接続した全トランジスタ
が同時に均一に動作しないと、一部のトランジスタに負
荷が集中する場合がある。このような場合には、最先に
動作したトランジスタに過電流が流れてこれが破損する
おそれがある。

また、印字パルス幅の補正についていえば、次のような
問題がある。サーマルヘッドを用いた記録装置あるいは
表示装置では、印字品質を高めるために単位発熱体の蓄
熱量やサーマルヘッド基板の温度等各種の外部条件も印
字パルスの補正用として加味される。こうした各種の印
字パルス補正用データは、印字パルスの幅を決定する印
字パルス発生回路へパラレルに人力される。従って、印
字パルス発生回路の制御のために割り当てられた所定数
のパラレルな補正データのうち一部のビットが電源変動
の補正に用いられる。ところが、補正データのビット数
をいたずらに増加させることは難しく、補正に使用され
る外部条件が多い程個々の補正に割り当てられるビット
数が相対的に減少し、補正のダイナミックレンジを十分
広く設定することができないという問題もあった。

本発明は以上の点に着目してなされたもので、内部抵抗
を低くして電圧心下を抑制し、かつ応答性を高めたスイ
ッチング回路を有するサーマルヘッド駆動回路を提供す
ることをその目的とする。

「問題点を解決するための手段」 本発明のサーマルヘッド駆動回路は、サーマルヘッドに
供給するべき印字パルス電流をスイッチングするスイッ
チング回路と、このスイッチング回路を駆動するドライ
ブ回路とから成り、前記スイッチング回路は互いに並列
接続されて前記印字パルス電流をオン・オフする２個以
上の電界効果トランジスタを有し、前記ドライブ回路は
前記電界効果トランジスタのゲート充電電流を供給しか
つゲート放電電流を放流するトーテムポール接続された
一対のトランジスタを有している。

このようにすれば、スイッチング回路の内部抵抗を十分
低くすることが可能である。また、ドライブ回路のイン
ピーダンスが低いので、電界効果トランジスタのスイッ
チングの応答が速く高速スイッチングが可能となる。

「実施例」 第１図は本発明のサーマルヘッド駆動回路とその周辺回
路の実施例を示す結線図である。この回路は、２個のド
ライブ回路１．．１２　と、２個のスイッチ回路２４．
２□　と、サーマルヘッド１１および印字データ発生部
１６とで構成されている。

この実施例で使用されるサーマルヘッド１１は、いわゆ
る厚膜交互リードワイヤ方式の記録ヘッドである。この
サーマルヘッド１１の基板上には、第２図に示すように
１本の細長い発熱抵抗体２１が形成されている。発熱抵
抗体２１には所定の間隔で２種の電極２２．２３が交互
に取り付けられている。このうち一方の電極２２はそれ
ぞれダイオード２４を介して第１と第２の共通電極Ｃ１
、Ｃ２に交互に接続されている。他方の電極２３は、同
一基板上に取り付けられたシフトレジスタ・ドライバ２
５の各ドライバ（スイッチング素子）に接続されている
。

このサーマルへラド１１では印字データ発生部２６（第
１図）から印字データ２７の供給を受けると、これをシ
フトレジスタ・ドライバ２５内のシフトレジスタにセッ
トし、変換されたパラレルなデータに応じてこれらにビ
ット対応したドライバをオン・オフ制御する。このとき
共通電極Ｃ１に印字パルスが供給され、発熱抵抗体２１
の該当する部分に通電し印字が行われる。この後同一ラ
インについての新たな印字データ２７によってシフトレ
ジスタ・ドライバ２５の内容が変更され、共通電極Ｃ２
に印字パルスが供給されて、１ライン分の残りの印字が
行われることになる。

さて第１図に戻って、第１の共通電極Ｃ１は、スイッチ
ング回路２．内の３個の電界効果トランジスタ（ｎチャ
ンネルエンハンスメント型ＭＯ３ＦＥＴ）３１〜３３の
ドレインに共通して接続されている。これらの電界効果
トランジスタ３１〜３３のソースには、図示しない電源
回路の出力電圧■。が印加されるようになっている。電
界効果トランジスタ３１〜３３のゲートにはそれぞれ抵
抗３４〜３６が接続されており、これらの他端は、ドラ
イブ回路１１　の出力端子に接続されている。また、電
界効果トランジスタ３１〜３３と並列に過電圧保護用の
ツェナーダイオード３７が設けられている。更に、上記
ゲート抵抗３４〜３６の他端は、サーマルヘッド１１が
オフとなった時点に発生するスパイク電圧を抑えるため
のシリコンダイオード４１により接地されている。また
電界効果トランジスタ３１〜３３のソース側はサージ電
圧平滑用のコンデンサ４２を介して接地されている。

一方、ドライブ回路１．は、制御信号４３を受は入れる
電界効果トランジスタ４４と、その後段に設けられ、Ｔ
ＴＬ（）ランジスタ・トランジスタ・ロジック）等の出
力回路でしばしば使用されるいわゆるトーテムポール接
続されたコンブリメンタルな一対のトランジスタ４５．
４６を有している。この電界効果トランジスタ４４にも
ｎチャンネルエンハンスメント型ＭＯ３ＦＥＴを使用Ｌ
、ドレイン接地で使用する。このドレイン側に接続され
たコンデンサ４７はサージ電圧平滑用のもので、プルア
ップ抵抗４８はスイッチング電流の制限用として設けら
れている。

第２の共通電極Ｃ２に接続されたドライブ回路１２　と
スイッチ回路２２　とは、第１の共通電極Ｃ１について
説明した回路構成と同一であり、説明を省略する。

以上の構成のサーマルヘッド駆動回路は次のように動作
する。ドライブ回路ＩＩ　に入力する第１の共通電極Ｃ
１用の制御信号と、ドライブ回路１□に入力する第２の
共通電極Ｃ２用の制御信号は、記録タイミングに同期し
て互に排他的に発生するようになっている。

スイッチング回路１．には印字をしないとき電界効果ト
ランジスタ４４のスレッショルド電圧が加わり、印字の
ときスレッショルド電圧以下になるいわゆる負極性の制
御信号が加わる。従って、常時は、電界効果トランジス
タ４４のゲートがスレッショルド電圧を越え、スイッチ
オンの状態となっている。このときその後段の２個のト
ランジスタ４５．４６を含む回路は第３図のように動作
する。この回路で、上記電界効果トランジスタはスイッ
チ５０に置き換え、トランジスタ４５は動作しないので
破線で示した。また、スイッチング回路２１　　は一部
のみ図示した。スイ・ノチ５０がオンのときは、スイッ
チング回路２１　の電界効果トランジスタ３１〜３３の
ゲートに蓄積されていた電荷の一部が、ゲート抵抗３４
を通じてトランジスタ４６のベース電流となって矢印５
１のように放電される。この放電電流がトランジスタ４
６をオンさせる。そして、矢印５２に示すように電界効
果トランジスタ３１のゲートに蓄積された電流がすべて
放電電流として消失し、その結果電界効果トランジスタ
３１〜３３はオフ状態となる。

次に第１の共通電極に割り当てられた単位発熱体を駆動
するために、ドライブ回路１．に制御信号４３が供給さ
れると、電界効果トランジスタ４４のゲートがスレッシ
ョルド電圧以下となり、スイッチオフの状態となる。こ
のときその後段の２個のトランジスタ４５．４６を含む
回路を第３；パ　１よ□、）□１□４．１３イオ。ユイ
７７５６ケオフになると、プルアップ抵抗４８と、電界
効果トランジスタ３１のゲート抵抗３４を通じて矢印５
３のようにゲート充電電流が流れる。これはトランジス
タ４５のベース電流となりこのトランジスタをオンさせ
る。そして、矢印５４のようにゲート充電電流が流れる
。ゲートに電荷が蓄積されゲートの電位がスレッショル
ド電圧を越えると、電界効果トランジスタ３１〜３３が
一層にオンとなる。抵抗３４〜３６は、電界効果トラン
ジスタ３１〜３４のゲート電流の変動を抑制するために
用いられる。例えば、電界効果トランジスタ３１〜３４
のスレッショルド電圧を２４ボルトとしたとき、ドライ
ブ回路の電源電圧■１　　は約５０ボルト程度に選定す
る。スイッチング回路の電源電圧Ｖｏ　はサーマルヘッ
ドの単位発熱体に印加するのに適する電圧で、通常２０
ポルト程度に選定される。

ところで、電界効果トランジスタ３１〜３３のドレイン
−ソース間の損失はオン抵抗によって左右されることに
なる。今、電界効果トランジスタ３１〜３３の周囲温度
が摂氏２５度であるとすれば、これらのオン抵抗は０．
０６Ω程度である。

従って出力電圧■ｏの電源回路から第１の共通電極Ｃ１
に仮に最大４５アンペアの電流が流れるものとすると、
これらを３分割した１５アンペアずつが各電界効果トラ
ンジスタ３１〜３３に流れることとなり、ドライブ損失
はそれぞれ最大で０．９ボルト（０゜０６Ｘ１５ボルト
）となる。

すなわちこの例の場合には、印字比率によって０〜０．
９ボルトまでの電圧降下が発生することとなる。従来の
バイポーラトランジスタではこのドライブ損失が最大で
約２ボルトとなるので、これを半減できたことになる。

もちろん更にオン抵抗の低い電界効果トランジスタを使
用すればそれだけドライブ損失を減少させることができ
る。またより多数の電界効果トランジスタで最終段のス
イッチング回路を構成すれば、１個当りの最大電流がそ
れだけ減少し、ドライブ損失を一層低下させることがで
きる。

更に本発明においては、ドライブ回路にトーテムポール
接続された一対のトランジスタを用いたので、スイッチ
ング回路の電界効果トランジスタのオン・オフのための
ゲート充放電電流を流す回路の抵抗が小さい。従って充
放電がすみやかに行われ、スイッチングの立上り速度が
きわめて速い。

例えばドライブ回路を電界効果トランジスタ４４のみで
構成したものは、第５図に示す曲線５６のように、印字
パルス電流３３Ａのとき立上り時間３０マイクロ秒を要
する。これは、ゲート充電電流を流す回路抵抗が高くか
つ、電界効果トランジスタの並列回路のミラー容量（ド
レインゲート間の容量）が数千ピコファラッドと大きい
ためである。単位発熱体を高速で温度上昇させるために
は、この立上り時間がより短いことが好ましい。ところ
が、本発明の場合立上り時間が曲線５７のように５マイ
クロ秒に短縮される。

以上第１の共通電極Ｃ１に印加パルスを供給する場合に
ついて説明したが、第２の共通電極Ｃ２に印加パルスを
供給する場合も同様である。

上記実施例ではいわゆる厚膜交互リードワイヤ方式のサ
ーマルヘッドに使用するサーマルヘッド駆動回路につい
て説明したが、比較的大電流の印字パルスを供給するす
べてのサーマルヘッド駆動回路に本発明を適用できるこ
とはもちろんである。

また、ドライブ回路の一対のトランジスタの接続を同様
の機能を有するよう適宜変更したり、例えば第６図に示
すように動作安定化のためのダイオード５７を挿入する
ようにしてもさしつかえない。電界効果トランジスタの
極性種類、使用法等を適宜変更してもさしつかえないこ
とはいうまでもない。

「発明の効果」 このように本発明によればスイッチング素子のドライブ
損失を低下させることができるので、熱エネルギの発生
をそれだけ減少させることができ、大規模な放熱装置が
不要となる。またバイポーラトランジスタは大電流をド
ライブするために、コレクタ電流の１／１０〜１／２０
程度の大容量のベース電流を必要としたが、これが不要
となり、ドライブ回路をそれだけ小型化することができ
る。

更に本発明のサーマルヘッド駆動回路では電界効果トラ
ンジスタを使用しているのでスイッチング速度がバイポ
ーラ型のものに比して１／２〜１／１５に短縮化する。

また、トーテムポール接続された一対のトランジスタで
電界効果トランジスタをドライブするので、スイッチン
グ電流の立上り時間が極めて速く、高速印字を可能にす
る。

【図面の簡単な説明】

第１図は本発明のサーマルヘッド駆動回路とその周辺回
路の実施例を示す結線図、第２図はこれに使用するサー
マルヘッドの結線図、第３図と第４図はそのドライブ回
路の動作説明図、第５図は本発明のサーマルヘッド駆動
回路のスイッチング電流立上り特性を示す特性図、第６
図はドライブ回路の変形例を示す要部結線図、第７図は
一般的なサーマルヘッド駆動回路の周辺のブロック図で
ある。 １、　．１２・・・・・・ドライブ回路、２１．２□・
・・・・・スイッチング回路、１１・・・・・・サーマ
ルヘッド、 ３１．３２．３３・・・・・・電界効果トランジスタ、
４５．４６・・・・・・トーテムポール接続された一対
のトランジスタ、 ５２・・・・・・ゲート放電電流、 ５４・・・・・・ゲート充電電流。 出　願　人　　　　富士ゼロックス株式会社代　　理　
　人　　　　　　弁理士　　山　　内　　梅　　雄第１
図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. サーマルヘッドに供給するべき印字パルス電流をスイッ
   チングするスイッチング回路と、このスイッチング回路
   を駆動するドライブ回路とから成り、前記スイッチング
   回路は互いに並列接続されて前記印字パルス電流をオン
   ・オフする２個以上の電界効果トランジスタを有し、前
   記ドライブ回路は前記電界効果トランジスタのゲート充
   電電流を供給しかつゲート放電電流を放流するトーテム
   ポール接続された一対のトランジスタを有することを特
   徴とするサーマルヘッド駆動回路。