JPS6158762A - サ−マルヘツド駆動回路 - Google Patents
サ−マルヘツド駆動回路Info
- Publication number
- JPS6158762A JPS6158762A JP18044084A JP18044084A JPS6158762A JP S6158762 A JPS6158762 A JP S6158762A JP 18044084 A JP18044084 A JP 18044084A JP 18044084 A JP18044084 A JP 18044084A JP S6158762 A JPS6158762 A JP S6158762A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- field effect
- effect transistors
- common electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はサーマルヘッドを用いて記録または表示を行う
装置に使用されるサーマルヘッド駆動回路に関する。
装置に使用されるサーマルヘッド駆動回路に関する。
「従来の技術」
多くのプリンタやファクシミリ装置あるいはある種のデ
ィジタル複写機では、熱転写記録方式あるいは感熱発色
記録方式を使用して記録または複写を行ってふり、この
ような装置には通常サーマルヘッドが印字ヘッドとして
用いられている。また磁化潜像を利用して表示を行う表
示装置でも、熱パルスの印加手段としてサーマルヘッド
を用いることがある。
ィジタル複写機では、熱転写記録方式あるいは感熱発色
記録方式を使用して記録または複写を行ってふり、この
ような装置には通常サーマルヘッドが印字ヘッドとして
用いられている。また磁化潜像を利用して表示を行う表
示装置でも、熱パルスの印加手段としてサーマルヘッド
を用いることがある。
第３図はサーマルヘッド１１とこれに印加パルスを供給
するサーマルヘッド駆動回路°１２およびサーマルヘッ
ド駆動用の電源回路１３を表わしたものである。サーマ
ルヘッド１１は一度に通電させる単位発熱体く発熱要素
）の割合（以下印字比率という。）に応じて、電流の消
ｖＲ量が大きく異なる。従って電源回路１３とサーマル
ヘッド駆動回路１２を結ぶライン１４やサーマルヘッド
駆動回路１２とサーマルヘッド１１を結ぶライン１５を
流れる電流が、印字比率に応じてそれぞれ太き（異なる
ことになる。ライン１４．１５には抵抗分が存在するの
で、サーマルへラド１１へ印加すれる電圧が印字比率に
応じて異なってくることに□なる。
するサーマルヘッド駆動回路°１２およびサーマルヘッ
ド駆動用の電源回路１３を表わしたものである。サーマ
ルヘッド１１は一度に通電させる単位発熱体く発熱要素
）の割合（以下印字比率という。）に応じて、電流の消
ｖＲ量が大きく異なる。従って電源回路１３とサーマル
ヘッド駆動回路１２を結ぶライン１４やサーマルヘッド
駆動回路１２とサーマルヘッド１１を結ぶライン１５を
流れる電流が、印字比率に応じてそれぞれ太き（異なる
ことになる。ライン１４．１５には抵抗分が存在するの
で、サーマルへラド１１へ印加すれる電圧が印字比率に
応じて異なってくることに□なる。
同様にサーマルヘッド駆動回路１２においても、電流の
オン・オフ制御を行うスイッチング素子を原因として、
印字比率の変動に対して数ボルト程度の電圧変動を発生
させていた。これはダーリントン接続されたＮＰＮバイ
ポーラトランジスタをこのサーマルヘッド駆動回路１２
の最終ドライブ段に使用していたことに原因する。すな
わちダーリントン接続を行ったバイポーラトランジスタ
は、コレクターエミッタ間の飽和電圧が高いので、サー
マルヘッド１１に最大電流として例えば４５アンペアの
電流を流すと、約２ボルトのドライブ損失が発生する。
オン・オフ制御を行うスイッチング素子を原因として、
印字比率の変動に対して数ボルト程度の電圧変動を発生
させていた。これはダーリントン接続されたＮＰＮバイ
ポーラトランジスタをこのサーマルヘッド駆動回路１２
の最終ドライブ段に使用していたことに原因する。すな
わちダーリントン接続を行ったバイポーラトランジスタ
は、コレクターエミッタ間の飽和電圧が高いので、サー
マルヘッド１１に最大電流として例えば４５アンペアの
電流を流すと、約２ボルトのドライブ損失が発生する。
印字比率に応じたこのような電圧変動は、当然ながらサ
ーマルへラド１１の記録濃度に影響を及ぼす。特に高速
記録を行うプリンタや中間調の再現を行うディジタル複
写機では、記り、ａ度の濃淡が生じやすく、画像の品位
を低下させることになる。
ーマルへラド１１の記録濃度に影響を及ぼす。特に高速
記録を行うプリンタや中間調の再現を行うディジタル複
写機では、記り、ａ度の濃淡が生じやすく、画像の品位
を低下させることになる。
そこで従来から印字比率による電圧変動を抑えるための
工夫が行われている。ライン１４．１５による電圧降下
（ライン損失）を低下させるためには、太い電線を使用
しそれらの長さを極力短くすることが有効である。サー
マルヘッド駆動回路１２については、バイポーラトラン
ジスタを並列接続して負荷を分散させることが提案され
ている。
工夫が行われている。ライン１４．１５による電圧降下
（ライン損失）を低下させるためには、太い電線を使用
しそれらの長さを極力短くすることが有効である。サー
マルヘッド駆動回路１２については、バイポーラトラン
ジスタを並列接続して負荷を分散させることが提案され
ている。
ところがバイポーラトランジスタは電流駆動を行うので
、並列接続した全トランジスタが均一に動作することが
困難で、一部のトランジスタに負荷が集中する場合があ
る。このような場合には、過電流によってこれらのバイ
ポーラトランジスタが破損するおそれがあり、好ましく
ない。
、並列接続した全トランジスタが均一に動作することが
困難で、一部のトランジスタに負荷が集中する場合があ
る。このような場合には、過電流によってこれらのバイ
ポーラトランジスタが破損するおそれがあり、好ましく
ない。
このように従来ではサーマルヘッド駆動回路を起因とす
る電圧変動に対して十分な対策をとることができず、従
ってこれらの電圧変動を印加パルスの幅の増減によって
補正することが一般に行われていた。ところでサーマル
ヘッドを用いた記録装置あるいは表示装置では、印字品
質を高めるために単位発熱体の蓄熱補正やサーマルヘッ
ド基板の温度補正等の各種の補正を行っている。これら
の補正も結果的にサーマルヘッドへの印加パルスを増減
することによって行われるものであるとすれば、印加パ
ルスの制御のために割り当てられた所定数のビットのう
ちの一部のビットが電源変動の補正に用いられることに
なり、他の補正に割り当てられるビット数が相対的に減
少し、補正のダイナミックレンジを十分広く設定するこ
とができないという問題もあった。
る電圧変動に対して十分な対策をとることができず、従
ってこれらの電圧変動を印加パルスの幅の増減によって
補正することが一般に行われていた。ところでサーマル
ヘッドを用いた記録装置あるいは表示装置では、印字品
質を高めるために単位発熱体の蓄熱補正やサーマルヘッ
ド基板の温度補正等の各種の補正を行っている。これら
の補正も結果的にサーマルヘッドへの印加パルスを増減
することによって行われるものであるとすれば、印加パ
ルスの制御のために割り当てられた所定数のビットのう
ちの一部のビットが電源変動の補正に用いられることに
なり、他の補正に割り当てられるビット数が相対的に減
少し、補正のダイナミックレンジを十分広く設定するこ
とができないという問題もあった。
「発明が解決しようとする問題点」
本発明はこのような事情に鑑み、サーマルヘッドへの印
加電圧の変動自体を最小限に抑えることのできるサーマ
ルヘッド駆動回路を提供することをその目的とする。
加電圧の変動自体を最小限に抑えることのできるサーマ
ルヘッド駆動回路を提供することをその目的とする。
「問題点を解決するための手段」
本発明では、サーマルヘッド駆動回路のｆｆｘ Ｘ４段
に電界効果トランジスタを並列接続し、これによりドラ
イブ損失を低下させる。またこれらの電界効果トランジ
スタのゲートとオン・オフ制イ卸用の信号源との間には
寄生振動の発生を防止するための抵抗素子をそれぞれ接
続する。
に電界効果トランジスタを並列接続し、これによりドラ
イブ損失を低下させる。またこれらの電界効果トランジ
スタのゲートとオン・オフ制イ卸用の信号源との間には
寄生振動の発生を防止するための抵抗素子をそれぞれ接
続する。
「実施例」
以下実施例につき本発明の詳細な説明する。
第１図は本実施例のサーマルヘッド駆動回路とその周辺
部を表わしたものである。この実施例で使用されるサー
マルヘッド１１は、いわゆる厚膜交互リードワイヤ方式
の記録ヘッドである。このサーマルヘッド１１の基板上
には、第２図に示ｔように１本の細長い発熱抵抗体２１
が形成されている。発熱抵抗体２１には断定の間隔で２
種の電極２２．２３が交互に取り付けられている。この
うち一方の電極２２はそれぞれダイオード２４を介して
第１と第２の共通電極Ｃ１、Ｃ２に交互に接続されてい
る。他方の電極２３は、同一基板上に取り付けられたシ
フトレジスタ・ドライバ２５の各ドライバに接続されて
いる。
部を表わしたものである。この実施例で使用されるサー
マルヘッド１１は、いわゆる厚膜交互リードワイヤ方式
の記録ヘッドである。このサーマルヘッド１１の基板上
には、第２図に示ｔように１本の細長い発熱抵抗体２１
が形成されている。発熱抵抗体２１には断定の間隔で２
種の電極２２．２３が交互に取り付けられている。この
うち一方の電極２２はそれぞれダイオード２４を介して
第１と第２の共通電極Ｃ１、Ｃ２に交互に接続されてい
る。他方の電極２３は、同一基板上に取り付けられたシ
フトレジスタ・ドライバ２５の各ドライバに接続されて
いる。
このサーマルヘッド１１では印字データ発生部２６（第
１図）から印字データ２７の供給を受けると、これをシ
フトレジスタ・ドライバ２５内のシフトレジスタにセッ
トし、変換されたパラレルなデータに応じてこれらにビ
ット対応したドライバ（スイッチング素子）をオン・オ
フ制御する。
１図）から印字データ２７の供給を受けると、これをシ
フトレジスタ・ドライバ２５内のシフトレジスタにセッ
トし、変換されたパラレルなデータに応じてこれらにビ
ット対応したドライバ（スイッチング素子）をオン・オ
フ制御する。
このとき共通電極Ｃ１に印加パルスが供給され、発熱抵
抗体２１の該当する部分が通電され印字が行われる。こ
の後同一ラインについての新たな印字データ２７によっ
てシフトレジスタ・ドライバ２５の内容が変更され、共
通電極Ｃ２に印加パルスが供給されて、１ライン分の残
りの印字が行われることになる。
抗体２１の該当する部分が通電され印字が行われる。こ
の後同一ラインについての新たな印字データ２７によっ
てシフトレジスタ・ドライバ２５の内容が変更され、共
通電極Ｃ２に印加パルスが供給されて、１ライン分の残
りの印字が行われることになる。
さて第１図に戻って、第１の共通電極Ｃ１はサーマルヘ
ッド駆動回路３０内の３個の電界効果トランジスタ３１
．〜３３．のドレインに共通して接続されている。これ
らの電界効果トランジスタ３１１〜３３□のソースには
、図示しない電源回路の出力電圧■。が印加されるよう
になっている。
ッド駆動回路３０内の３個の電界効果トランジスタ３１
．〜３３．のドレインに共通して接続されている。これ
らの電界効果トランジスタ３１１〜３３□のソースには
、図示しない電源回路の出力電圧■。が印加されるよう
になっている。
電界効果トランジスタ３１１〜３３．０ゲートにはそれ
ぞれ抵抗３４１〜３６．が接続されており、これらの他
端はツェナーダイオード３７．のカソードとＭＯ３型電
界効果トランジスタ３８． のソース側に接続されて
いる。ツェナーダイオード３７、 のアノードと電源
のアース側のライン３９の間には、サーマルへラド１１
がオフとなった時ンダイオード４１１ が接続されてい
る。また電界効果トランジスタ３１１〜３３１ のソー
ス側とライン３９の間にはサージ電圧吸収用のコンデン
サ４２、 が接続されている。一方、３個の電界効果ト
ランジスタ３１．〜３３． の前段に配置されたドレイ
ン接地型の電界効果トランジスタ３８．のゲートは、第
１の共通電極０１制御用の制御信号４３１を受信するた
めのレシーバ４４１の出力側に接続されている。
ぞれ抵抗３４１〜３６．が接続されており、これらの他
端はツェナーダイオード３７．のカソードとＭＯ３型電
界効果トランジスタ３８． のソース側に接続されて
いる。ツェナーダイオード３７、 のアノードと電源
のアース側のライン３９の間には、サーマルへラド１１
がオフとなった時ンダイオード４１１ が接続されてい
る。また電界効果トランジスタ３１１〜３３１ のソー
ス側とライン３９の間にはサージ電圧吸収用のコンデン
サ４２、 が接続されている。一方、３個の電界効果ト
ランジスタ３１．〜３３． の前段に配置されたドレイ
ン接地型の電界効果トランジスタ３８．のゲートは、第
１の共通電極０１制御用の制御信号４３１を受信するた
めのレシーバ４４１の出力側に接続されている。
第２の共通電極Ｃ２に関する回路部分は、第１の共通電
極Ｃ１について以上説明した回路構成と同一である。従
ってこれらの回路部分については添字のみを異ならせて
第１の共通電極Ｃ１に関する部分と同一の数字を付して
おり、説明を適宜省略する。
極Ｃ１について以上説明した回路構成と同一である。従
ってこれらの回路部分については添字のみを異ならせて
第１の共通電極Ｃ１に関する部分と同一の数字を付して
おり、説明を適宜省略する。
このような回路構成のサーマルヘッド駆動回路で、第１
の共通電極ＣＩ用の制御信号４３． と第 □２の
共通電極Ｃ２用の制御信号４３２は記録タイミングに同
期して互に排他的に発生するようになっている。第１の
共通電極Ｃ１に割り当てられた単位発熱体群を駆動する
ために制御信号４３、が供給されると、レシーバ４４．
の出力側がＴＴＬレベルでＨ（ハイ）レベルとなり
、電界効果トランジスタ３８１ がオンとなる。電界効
果トランジスタ３８１ のソースはプルアップ抵抗４６
１ を介して電圧■、の電源ライン（図示せず）に接続
されているので、この時点から３個の電界効果トランジ
スタ３１．〜３３． のゲートがＬ（ロー）レベルとな
る。電圧■１ はゲートスレッショルド電圧よりも高
く設定されている。例えば電圧■。が＋２４ボルトであ
れば、電圧■１ はこれより高い＋３０ボルトに設定さ
れている。従ってサーマルヘッド駆動回路３０の後段に
設けられた３個の電界効果トランジスタ３１．〜３３１
は制御信号４３、によって電圧駆動され、オンとなる
。抵抗３４、〜３６． は、電界効果トランジスタの
順伝達コンダクタンスが高いことに原因する急激な電流
変動を抑制し寄生振動を防止するために用いられるもの
である。
の共通電極ＣＩ用の制御信号４３． と第 □２の
共通電極Ｃ２用の制御信号４３２は記録タイミングに同
期して互に排他的に発生するようになっている。第１の
共通電極Ｃ１に割り当てられた単位発熱体群を駆動する
ために制御信号４３、が供給されると、レシーバ４４．
の出力側がＴＴＬレベルでＨ（ハイ）レベルとなり
、電界効果トランジスタ３８１ がオンとなる。電界効
果トランジスタ３８１ のソースはプルアップ抵抗４６
１ を介して電圧■、の電源ライン（図示せず）に接続
されているので、この時点から３個の電界効果トランジ
スタ３１．〜３３． のゲートがＬ（ロー）レベルとな
る。電圧■１ はゲートスレッショルド電圧よりも高
く設定されている。例えば電圧■。が＋２４ボルトであ
れば、電圧■１ はこれより高い＋３０ボルトに設定さ
れている。従ってサーマルヘッド駆動回路３０の後段に
設けられた３個の電界効果トランジスタ３１．〜３３１
は制御信号４３、によって電圧駆動され、オンとなる
。抵抗３４、〜３６． は、電界効果トランジスタの
順伝達コンダクタンスが高いことに原因する急激な電流
変動を抑制し寄生振動を防止するために用いられるもの
である。
３個の電界効果トランジスタ３１．〜３３． は電圧
駆動形の素子であり、駆動に必要とす聰のは入力容量の
充電電流だけである。従ってこれらのゲートに印加され
る電圧がゲートスレッショルド電圧よりも低下するとこ
れらは一斉にオンとなる。
駆動形の素子であり、駆動に必要とす聰のは入力容量の
充電電流だけである。従ってこれらのゲートに印加され
る電圧がゲートスレッショルド電圧よりも低下するとこ
れらは一斉にオンとなる。
これ故に電界効果トランジスタ３１１〜３３１ を並列
接続しても負荷が一部の電界効果トランジスタに集中す
る危険が生じない。
接続しても負荷が一部の電界効果トランジスタに集中す
る危険が生じない。
ところで電界効果トランジスタ３１．〜３３゜のドレイ
ン−ソース間の損失はオン抵抗によって左右されること
になる。今、電界効果トランジスタ３１１〜３３． の
周囲温度が２５度Ｃであるとすれば、これらのオン抵抗
は０．０６Ω程度である。従って出力電圧■。の電源回
路回路から第１の共通電極Ｃ１に仮に最大４５アンペア
の電流が流れるものとすると、これらを３分割した後の
１５アンペアずつが各電界効果トランジスタ３１゜〜３
３．に流れることとなり、ドライブ損失はそれぞれ最大
で０．９ボルト（０，０６Ｘ１５ボルト）となる。すな
わちこの例の場合には、印字比率によってＯ〜０，９ボ
ルトまでの電圧降下が発生することとなる。従来のバイ
ポーラトランジスタではこのドライブ損失が最大で約２
ボルトとなるので、これを半減できたことになる。もち
ろんオン抵抗の低い電界効果トランジスタを使用すれば
それだけドライブ損失を減少させることができる。また
更に多数の電界効果トランジスタで最終段のスイッチン
グ回路を構成すれば、１個当りの最大電流がそれだけ減
少し、ドライブ損失をより低下させることができる。
ン−ソース間の損失はオン抵抗によって左右されること
になる。今、電界効果トランジスタ３１１〜３３． の
周囲温度が２５度Ｃであるとすれば、これらのオン抵抗
は０．０６Ω程度である。従って出力電圧■。の電源回
路回路から第１の共通電極Ｃ１に仮に最大４５アンペア
の電流が流れるものとすると、これらを３分割した後の
１５アンペアずつが各電界効果トランジスタ３１゜〜３
３．に流れることとなり、ドライブ損失はそれぞれ最大
で０．９ボルト（０，０６Ｘ１５ボルト）となる。すな
わちこの例の場合には、印字比率によってＯ〜０，９ボ
ルトまでの電圧降下が発生することとなる。従来のバイ
ポーラトランジスタではこのドライブ損失が最大で約２
ボルトとなるので、これを半減できたことになる。もち
ろんオン抵抗の低い電界効果トランジスタを使用すれば
それだけドライブ損失を減少させることができる。また
更に多数の電界効果トランジスタで最終段のスイッチン
グ回路を構成すれば、１個当りの最大電流がそれだけ減
少し、ドライブ損失をより低下させることができる。
以上第１の共通電極Ｃ１に印加パルスを供給する場合に
ついて説明したが、第２の共通電極Ｃ２に印加パルスを
供給する場合も同様である。
ついて説明したが、第２の共通電極Ｃ２に印加パルスを
供給する場合も同様である。
また実施例ではいわゆる厚膜交互リードワイヤ方式のサ
ーマルヘッドに使用するサーマルヘッド駆動回路につい
て説明したが、比較的大電流の印加パルスを供給するす
べてのサーマルヘッド駆動回路に本発明を適用できるこ
とはもちろんである。
ーマルヘッドに使用するサーマルヘッド駆動回路につい
て説明したが、比較的大電流の印加パルスを供給するす
べてのサーマルヘッド駆動回路に本発明を適用できるこ
とはもちろんである。
「発明の効果」
このように本発明によればスイッチング素子のドライブ
損失を低下させることができるので、熱エネルギの発生
をそれだけ減少させることができ、大規模な放熱装置が
不要となる。またバイポーラトランジスタは大電流をド
ライブするために、コレクク電流の１／１０〜１／２０
程度の大容量のベース電流を必要としたが、これが不要
となり、電源容量をそれだけ小型化することができる。
損失を低下させることができるので、熱エネルギの発生
をそれだけ減少させることができ、大規模な放熱装置が
不要となる。またバイポーラトランジスタは大電流をド
ライブするために、コレクク電流の１／１０〜１／２０
程度の大容量のベース電流を必要としたが、これが不要
となり、電源容量をそれだけ小型化することができる。
更に本発明のサーマルヘッドｙＪＡ勅回路では電界効果
トランジスタを使用しているのでスイッチング速度がバ
イポーラ型のものに比して１／２〜１／１５に短縮化す
る。しかもバイポーラ型のものでこのような応答性を実
現させるために必要とした蓄積電荷消失用の別電源が不
要であり、この点でも回路を簡略化させることができる
。
トランジスタを使用しているのでスイッチング速度がバ
イポーラ型のものに比して１／２〜１／１５に短縮化す
る。しかもバイポーラ型のものでこのような応答性を実
現させるために必要とした蓄積電荷消失用の別電源が不
要であり、この点でも回路を簡略化させることができる
。
第１図は本発明の一実施例におけるサーマルヘッド駆動
回路とその周辺の回路部分を表わした回路図、第２図は
サーマルヘッドの構成の一例を示すブロック図、第３図
は記録部の要部を表わしたブロック図である。 １１・・・・・・サーマルヘッド、 ３１〜３３・・・・・・電界効果トランジスタ、３４〜
３６・・・・・・抵抗。 出 願 人 富士ゼロックス株式会社代 理
人 弁理士 山 内 梅 雄第１
図
回路とその周辺の回路部分を表わした回路図、第２図は
サーマルヘッドの構成の一例を示すブロック図、第３図
は記録部の要部を表わしたブロック図である。 １１・・・・・・サーマルヘッド、 ３１〜３３・・・・・・電界効果トランジスタ、３４〜
３６・・・・・・抵抗。 出 願 人 富士ゼロックス株式会社代 理
人 弁理士 山 内 梅 雄第１
図
Claims (1)
- サーマルヘッドの印字制御に用いられる比較的大容量の
電流を分割してオン・オフ制御するために互いに互に並
列に接続された複数の電界効果トランジスタと、これら
電界効果トランジスタのゲートと前記オン・オフ制御用
の信号源との間にそれぞれ個別に接続された寄生振動防
止用の抵抗素子とを具備することを特徴とするサーマル
ヘッド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18044084A JPS6158762A (ja) | 1984-08-31 | 1984-08-31 | サ−マルヘツド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18044084A JPS6158762A (ja) | 1984-08-31 | 1984-08-31 | サ−マルヘツド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158762A true JPS6158762A (ja) | 1986-03-26 |
Family
ID=16083269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18044084A Pending JPS6158762A (ja) | 1984-08-31 | 1984-08-31 | サ−マルヘツド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4010333A1 (de) * | 1989-04-07 | 1990-10-11 | Toyota Motor Co Ltd | Schmieroel-kuehlvorrichtung eines leistungsuebertragungssystems |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
-
1984
- 1984-08-31 JP JP18044084A patent/JPS6158762A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4010333A1 (de) * | 1989-04-07 | 1990-10-11 | Toyota Motor Co Ltd | Schmieroel-kuehlvorrichtung eines leistungsuebertragungssystems |
| JP2013164783A (ja) * | 2012-02-13 | 2013-08-22 | Nec Computertechno Ltd | 負荷バランス回路、電源装置、及び負荷バランス制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| KR100397645B1 (ko) | 서멀 프린트 헤드 | |
| US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| JPS6158762A (ja) | サ−マルヘツド駆動回路 | |
| EP2381320B1 (en) | Driver circuit, print head, and image forming apparatus | |
| US6710794B1 (en) | Light print head | |
| US5166702A (en) | LED printhead with improved current mirror driver and driver chip therefor | |
| US6359490B1 (en) | Clamping circuit and interface circuit therefor | |
| EP0855632B1 (en) | A driving circuit for a control electrode provided in an image forming apparatus | |
| JPH08108564A (ja) | ラインプリンタ | |
| US5034757A (en) | LED printing array current control | |
| US9048841B2 (en) | Driver circuit, driver apparatus, and image forming apparatus | |
| JPS5842320A (ja) | 集積回路電源 | |
| KR100735504B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 회로 | |
| JP2806050B2 (ja) | 電源回路 | |
| JPH0659741B2 (ja) | サ−マルヘツド駆動回路 | |
| JP4588429B2 (ja) | 駆動回路、発光ダイオードヘッド、及び画像形成装置 | |
| EP0104925B1 (en) | Semiconductor device, for example, for a thermal head for a printer | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| US6335643B1 (en) | Driver circuit | |
| JPS61118267A (ja) | サ−マルヘツド駆動回路 | |
| JPH07144431A (ja) | 発光素子の駆動電流補正回路 | |
| JPH0649378B2 (ja) | 記録ヘツド | |
| JP3142450B2 (ja) | 駆動回路 |