JPS61117629A - 電源障害時の誤り検出方式 - Google Patents
電源障害時の誤り検出方式Info
- Publication number
- JPS61117629A JPS61117629A JP59222604A JP22260484A JPS61117629A JP S61117629 A JPS61117629 A JP S61117629A JP 59222604 A JP59222604 A JP 59222604A JP 22260484 A JP22260484 A JP 22260484A JP S61117629 A JPS61117629 A JP S61117629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power supply
- line
- interface line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
複数個の装置により構成されているデータ処理装置にお
いて、ある装置に電源障害が発生した時に、他の装置に
対する影響を未然に抑止する為の電源障害時の誤り検出
方式に関する。
いて、ある装置に電源障害が発生した時に、他の装置に
対する影響を未然に抑止する為の電源障害時の誤り検出
方式に関する。
一般に、データ処理装置においては、性能向上を目的と
して、或いは信頼性を向上させる為に、中央処理装置、
チャネル制御装置、記憶装置等のように、同じ機能の装
置を複数個で構成していることが多い。
して、或いは信頼性を向上させる為に、中央処理装置、
チャネル制御装置、記憶装置等のように、同じ機能の装
置を複数個で構成していることが多い。
このような場合、該複数個で構成されている装置の１つ
が障害になっても、ハードウェア／ソフトウェア的な救
済機能により、該データ処理装置がシステムダウンとな
ることがないように構成されているのが普通である。
が障害になっても、ハードウェア／ソフトウェア的な救
済機能により、該データ処理装置がシステムダウンとな
ることがないように構成されているのが普通である。
然して、該複数個の装置の内の１つに、電源障害が発生
した場合おいては、装置間のインタフェース線上の、該
装置の電源断に起因した瞬間的で、非論理的な誤り信号
により他の装置に影響を与え、システムダウンを招（危
険があるのが現状であり、効果的な対策が望まれていた
。
した場合おいては、装置間のインタフェース線上の、該
装置の電源断に起因した瞬間的で、非論理的な誤り信号
により他の装置に影響を与え、システムダウンを招（危
険があるのが現状であり、効果的な対策が望まれていた
。
一般に、データ処理装置を構成している装置に組み込ま
れている電子回路に供給される電源には、複数種類ある
ことが多いが、該電源の種類を仮に、−５，２Ｖ／、２
Ｖ／＋５Ｖとすると、第２図に示したようなノーケンス
により、各電源がオン／オフするのが一般的である。
れている電子回路に供給される電源には、複数種類ある
ことが多いが、該電源の種類を仮に、−５，２Ｖ／、２
Ｖ／＋５Ｖとすると、第２図に示したようなノーケンス
により、各電源がオン／オフするのが一般的である。
従って、該装置の電源を投入／切断時には、該電子回路
は不安定な動作をする為、通常電源が安定していること
を示す「レディー」信号がオフの間は、当該装置と接続
されている他の装置との間の論理的な結合を切断して、
他装置への影響を防止する構成をとっている。
は不安定な動作をする為、通常電源が安定していること
を示す「レディー」信号がオフの間は、当該装置と接続
されている他の装置との間の論理的な結合を切断して、
他装置への影響を防止する構成をとっている。
上記の防止機構を模式的に示したものが、第３図であっ
て、装置１１から装置１ｆｎ２に対するインタフェース
線３の信号は装置１１の電源部１１から出力されている
上記「レディー」信号がオンの時のみ、アンド回路（Ａ
） ２０３を通して、装置■２の内部回路に供給される
ように構成されており、同じようにして、装置■２から
装置１１に対するインタフェース線４の信号は装置■２
の電源部２１から出力されている上記「レディー」信号
がオンの時のみ、アンド回路（Ａ） １０３を通して、
装置１１の内部回路に供給されるように構成されている
。
て、装置１１から装置１ｆｎ２に対するインタフェース
線３の信号は装置１１の電源部１１から出力されている
上記「レディー」信号がオンの時のみ、アンド回路（Ａ
） ２０３を通して、装置■２の内部回路に供給される
ように構成されており、同じようにして、装置■２から
装置１１に対するインタフェース線４の信号は装置■２
の電源部２１から出力されている上記「レディー」信号
がオンの時のみ、アンド回路（Ａ） １０３を通して、
装置１１の内部回路に供給されるように構成されている
。
このように構成しておくことにより、装置■。
或いは装置Ｈの電源投入、切断時のｔ源不安定時に他の
装置に、それぞれのインタフェース線３，４を通して非
論理的な信号が供給されることを防止することができる
。
装置に、それぞれのインタフェース線３，４を通して非
論理的な信号が供給されることを防止することができる
。
然し、上記従来方式においては、それぞれの装置１１．
装置■２の電源部１１．１２の障害により、上記「レデ
ィー」信号がオンの状態の侭、例えば−５゜２ｖがダウ
ンすると、その瞬間、該電源が供給されている電子回路
、つまり該電源が供給されている装置が誤動作して、上
記インタフェース線３．４を通して相手装置に非論理的
な誤った信号を送出し、相手装置に対して重大な影響を
及ぼすことがあると云う問題があった。
装置■２の電源部１１．１２の障害により、上記「レデ
ィー」信号がオンの状態の侭、例えば−５゜２ｖがダウ
ンすると、その瞬間、該電源が供給されている電子回路
、つまり該電源が供給されている装置が誤動作して、上
記インタフェース線３．４を通して相手装置に非論理的
な誤った信号を送出し、相手装置に対して重大な影響を
及ぼすことがあると云う問題があった。
本発明は上記従来の欠点に鑑み、例えば、装置Ｉと装置
■とが、インタフェース線で接続されている時、自装置
側の電ａｍ書によって、相手装置に対して、上記インタ
フェース線を通して非論理的な誤った信号が送出される
のを防止し、複数個の装置の１つの装置での電源障害に
よって、システムダウンとなることを少なくすると共に
、該障害時の障害原因の切り分は能力を向上させる方法
を提供することを目的とするものである。
■とが、インタフェース線で接続されている時、自装置
側の電ａｍ書によって、相手装置に対して、上記インタ
フェース線を通して非論理的な誤った信号が送出される
のを防止し、複数個の装置の１つの装置での電源障害に
よって、システムダウンとなることを少なくすると共に
、該障害時の障害原因の切り分は能力を向上させる方法
を提供することを目的とするものである。
この目的は、複数個の装置により構成されているデータ
処理装置において、インタフェース線で接続されている
装置間に、特定の信号線を設け、該信号線の状態を各受
信装置側で常時監視し、相手装置側の電源障害による該
信号線の異常状態を検出した場合に、相手装置から自装
置に送出されている上記インタフェース信号を論理的に
切断し、中央処理装置に対して、誤りがあったことを通
知する為のエラー割り込み処理を行う機能を備えた本発
明の電源障害時の誤り検出方式によって達成される。
処理装置において、インタフェース線で接続されている
装置間に、特定の信号線を設け、該信号線の状態を各受
信装置側で常時監視し、相手装置側の電源障害による該
信号線の異常状態を検出した場合に、相手装置から自装
置に送出されている上記インタフェース信号を論理的に
切断し、中央処理装置に対して、誤りがあったことを通
知する為のエラー割り込み処理を行う機能を備えた本発
明の電源障害時の誤り検出方式によって達成される。
即ち、本発明によれば、論理的なインタフェース線で接
続されている装置間に、通常の状態においては、特定の
論理条件を示す信号線を設けて、相手装置側の電源障害
によって、該論理条件が乱れたことを検出するように構
成し、該検出機構から出力されるエラー検出信号により
、自動的に該相手装置からのインタフェース線を論理的
に切断すると共に、該エラー検出信号によって中央処理
装置にエラー割り込みを行うようにしたものであるので
、複数個の装置の１つの電源障害によって、システムダ
ウンが起こることを少なくすると共に、該障害時の障害
原因を認識でき、障害の切り分けを容易にする効果があ
る。
続されている装置間に、通常の状態においては、特定の
論理条件を示す信号線を設けて、相手装置側の電源障害
によって、該論理条件が乱れたことを検出するように構
成し、該検出機構から出力されるエラー検出信号により
、自動的に該相手装置からのインタフェース線を論理的
に切断すると共に、該エラー検出信号によって中央処理
装置にエラー割り込みを行うようにしたものであるので
、複数個の装置の１つの電源障害によって、システムダ
ウンが起こることを少なくすると共に、該障害時の障害
原因を認識でき、障害の切り分けを容易にする効果があ
る。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示した図であ
って、第３図と同じ記号は同じ対象物を示しており、５
．６が本発明を実施するのに必要な専用のインタフェー
ス線である。
って、第３図と同じ記号は同じ対象物を示しており、５
．６が本発明を実施するのに必要な専用のインタフェー
ス線である。
今、該専用のインタフェース線５についてみると、装置
Ｉｔ側での送信回路１０４は、入力信号として、常時゛
Ｏ゛が入力されているので、その出力信号は図示のよう
に“０１゛であって、該論理信号が装置■２側の受信回
路２０４に人力されているので、ナンド回路（Ｎ） ２
００に対する入力信号は、常時゛１１°となり、その出
力は“０“となっていて、アンド回路（Ａ） ２０１を
閉塞し、ナンド回路（Ｎ） ２０２の出力は°１”に保
持されている。
Ｉｔ側での送信回路１０４は、入力信号として、常時゛
Ｏ゛が入力されているので、その出力信号は図示のよう
に“０１゛であって、該論理信号が装置■２側の受信回
路２０４に人力されているので、ナンド回路（Ｎ） ２
００に対する入力信号は、常時゛１１°となり、その出
力は“０“となっていて、アンド回路（Ａ） ２０１を
閉塞し、ナンド回路（Ｎ） ２０２の出力は°１”に保
持されている。
従って、アンド回路（Ａ） ２０３は装置Ｉｌ側の電源
部１１からの上記「レディー」信号がオンである限り、
通常のインタフェース線３の信号を内部回路に供給する
ことができる。
部１１からの上記「レディー」信号がオンである限り、
通常のインタフェース線３の信号を内部回路に供給する
ことができる。
この状態において、装置Ｉｌ側の電源部１１において、
電源障害が発生し、上記インタフェース線５の送信回路
１０４が誤動作すると、装置■２側における受信回路２
０４の人力条件が、上記゛０１°でなくなるので、ナン
ド回路（Ｎ） ２００の出力は′１″となって、アンド
回路（Ａ） ２０１を付勢し、中央処理装置（図示せず
）に対するエラー割り込みを生起すると共に、アンド回
路（Ａ） ２０３を閉塞して、インタフェース線３の信
号を内部回路に供給することを抑止するように機能する
。
電源障害が発生し、上記インタフェース線５の送信回路
１０４が誤動作すると、装置■２側における受信回路２
０４の人力条件が、上記゛０１°でなくなるので、ナン
ド回路（Ｎ） ２００の出力は′１″となって、アンド
回路（Ａ） ２０１を付勢し、中央処理装置（図示せず
）に対するエラー割り込みを生起すると共に、アンド回
路（Ａ） ２０３を閉塞して、インタフェース線３の信
号を内部回路に供給することを抑止するように機能する
。
装置■２側の１＃部２１において、電源障害が発生じた
場合も、専用のインタフェース線６に対する送信回路２
０５．受信回路１０５等が全く同じように機能し、イン
タフェース線４上の誤り信号が、装置１１の内部回路に
供給されるのを抑止するように動作する。
場合も、専用のインタフェース線６に対する送信回路２
０５．受信回路１０５等が全く同じように機能し、イン
タフェース線４上の誤り信号が、装置１１の内部回路に
供給されるのを抑止するように動作する。
上記、中央処理装置に対するエラー割り込み処理によっ
て、該中央処理装置は該エラーの種別を認識し、該障害
原因の切り分けを行うことができる。
て、該中央処理装置は該エラーの種別を認識し、該障害
原因の切り分けを行うことができる。
本発明による電源障害時の誤り識別方式は、本図から明
らかなごとく、装置Ｉｔ、又は装置■２例のそれぞれの
電源障害によって、当該装置１１．又は装置■２内に設
けられている特定の論理回路１０４、或いは２０５が誤
動作することによって生起される誤り信号を、相手装置
、即ち本例においては、装置Ｉ［２，又は装置１１に送
出することにより、通常のインタフェース線３．又は４
の信号が、それぞれの内部回路に供給されるのを抑止し
ようとするものであり、該電源障害の内容によっては、
該抑止動作が働く前に、上記インタフェース３．又は４
を通して相手装置に誤り信号が送出されることがあるが
、殆どの場合相手装置に対する影響を未然に防止するこ
とができる。
らかなごとく、装置Ｉｔ、又は装置■２例のそれぞれの
電源障害によって、当該装置１１．又は装置■２内に設
けられている特定の論理回路１０４、或いは２０５が誤
動作することによって生起される誤り信号を、相手装置
、即ち本例においては、装置Ｉ［２，又は装置１１に送
出することにより、通常のインタフェース線３．又は４
の信号が、それぞれの内部回路に供給されるのを抑止し
ようとするものであり、該電源障害の内容によっては、
該抑止動作が働く前に、上記インタフェース３．又は４
を通して相手装置に誤り信号が送出されることがあるが
、殆どの場合相手装置に対する影響を未然に防止するこ
とができる。
然し、本発明を適用しないと、完全に相手装置をダウン
させてしまうことは確実であり、そのダウン確率を１０
０％としないようにする所に、本発明のポイントがある
。
させてしまうことは確実であり、そのダウン確率を１０
０％としないようにする所に、本発明のポイントがある
。
以上、詳細に説明したように、本発明の電源障害時の誤
り検出方式は、論理的なインタフェース線で接続されて
いる装置間に、通常の状態においては、特定の論理条件
を示す信号線を設けて、相手装置側の電源障害によって
、該論理条件が乱れたことを検出するように構成し、該
検出機構から出力されるエラー検出信号により、自動的
に該相手装置からのインタフェース線を論理的に切断す
ると共に、該エラー検出信号によって中央処理装置にエ
ラー割り込みを行うようにしたものであるので、複数個
の装置の１つの電源障害によって、ンステムダウンが起
こることを少なくすると共に、該障害時の障害原因を認
識でき、障害の切り分けを容易にする効果がある。
り検出方式は、論理的なインタフェース線で接続されて
いる装置間に、通常の状態においては、特定の論理条件
を示す信号線を設けて、相手装置側の電源障害によって
、該論理条件が乱れたことを検出するように構成し、該
検出機構から出力されるエラー検出信号により、自動的
に該相手装置からのインタフェース線を論理的に切断す
ると共に、該エラー検出信号によって中央処理装置にエ
ラー割り込みを行うようにしたものであるので、複数個
の装置の１つの電源障害によって、ンステムダウンが起
こることを少なくすると共に、該障害時の障害原因を認
識でき、障害の切り分けを容易にする効果がある。
第１図は本発明の一実施例をブロック図で示した図。
第２図は、一般的な電源投入、切断シーケンスの一例を
示した図。 第３図は、従来方式による装置間インタフェース条件を
模式的に示した図、である。 図面において、 ■は装置１． ２は装置■。 １１は装置Ｉの電源部、 ２１は装置Ｕの電源部。 ３．４は通常のインタフェース線。 ５．６は電源障害を検出する１゛ンタフエース線。 １０４．２０５は送信回路、 １０５，２０４は受信
回路。 をそれぞれ示す。 ”ｔ＋二ニー、：Ｖ
示した図。 第３図は、従来方式による装置間インタフェース条件を
模式的に示した図、である。 図面において、 ■は装置１． ２は装置■。 １１は装置Ｉの電源部、 ２１は装置Ｕの電源部。 ３．４は通常のインタフェース線。 ５．６は電源障害を検出する１゛ンタフエース線。 １０４．２０５は送信回路、 １０５，２０４は受信
回路。 をそれぞれ示す。 ”ｔ＋二ニー、：Ｖ
Claims (1)
- 複数個の装置により構成されているデータ処理装置にお
いて、インタフェース線で接続されている装置間に、特
定の信号線を設け、該信号線の状態を各受信装置側で常
時監視し、相手装置側の電源障害による該信号線の異常
状態を検出した場合に、相手装置から自装置に送出され
ている上記インタフェース信号を論理的に切断し、中央
処理装置に対して、誤りがあったことを通知する為のエ
ラー割り込み処理を行う手段を備えたことを特徴とする
電源障害時の誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222604A JPS61117629A (ja) | 1984-10-23 | 1984-10-23 | 電源障害時の誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59222604A JPS61117629A (ja) | 1984-10-23 | 1984-10-23 | 電源障害時の誤り検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117629A true JPS61117629A (ja) | 1986-06-05 |
Family
ID=16785062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59222604A Pending JPS61117629A (ja) | 1984-10-23 | 1984-10-23 | 電源障害時の誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117629A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477605B1 (en) | 1998-08-21 | 2002-11-05 | Fujitsu Limited | Apparatus and method for controlling device connection |
-
1984
- 1984-10-23 JP JP59222604A patent/JPS61117629A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477605B1 (en) | 1998-08-21 | 2002-11-05 | Fujitsu Limited | Apparatus and method for controlling device connection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050289257A1 (en) | Self-powered USB device with USB power line reset and related USB host and USB system | |
| US7142404B1 (en) | System and method for domain power monitoring and notification | |
| JPS61117629A (ja) | 電源障害時の誤り検出方式 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP2005215981A (ja) | マイクロコンピュータ | |
| JP4513356B2 (ja) | 制御機器 | |
| JPS63224446A (ja) | 通信システム | |
| JPH04352259A (ja) | 外部電源端子を備える小型電子機器のメモリ保護装置 | |
| JPH08123705A (ja) | 電気系とケーブル系の障害識別方法及び識別回路 | |
| JPS589525A (ja) | 直流電源装置 | |
| JP2023096337A (ja) | 接点出力装置及び監視装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPS61208137A (ja) | 自動障害復旧バス制御方式 | |
| JPH05204843A (ja) | バスシステム | |
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| JPH0746290A (ja) | 状態検出回路 | |
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPH04350730A (ja) | 二重化回路 | |
| JPS59142648A (ja) | 情報処理装置 | |
| JPH0215919B2 (ja) | ||
| JP2000201426A (ja) | 保護継電装置 | |
| JPH03263954A (ja) | ディジタル伝送装置 | |
| JPH0129449B2 (ja) | ||
| JPH0536501U (ja) | 電子機器の制御装置 |